专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102163046B1 칩 부품 有权
公开(公告)号：KR102163046B1
公开(公告)日：2020-10-08
申请号：KR1020140139247
申请日：2014-10-15
申请人： 삼성전기주식회사
发明人： 이순철 , 이승열 , 허복구 , 홍경표 , 김민향 , 김경훈 , 임형욱 , 박상현 , 박미옥
IPC分类号： H01G4/12 , H01G4/30

2. 发明授权

KR101983130B1 적층형 세라믹 커패시터 및 그 제조방법 有权
公开(公告)号：KR101983130B1
公开(公告)日：2019-05-28
申请号：KR1020120098748
申请日：2012-09-06
申请人： 삼성전기주식회사
发明人： 봉세환 , 허복구 , 서성수 , 양재혁 , 박미옥 , 김혜아 , 오세욱 , 이규호 , 양윤영
IPC分类号： H01G4/12 , H01G4/30 , H03H1/00

3. 发明公开

KR1020140032293A 적층 세라믹 커패시터 및 그 제조방법 有权
标题翻译：多层陶瓷电容器及其制造方法
公开(公告)号：KR1020140032293A
公开(公告)日：2014-03-14
申请号：KR1020120099006
申请日：2012-09-06
申请人： 삼성전기주식회사
发明人： 이규호 , 봉세환 , 서성수 , 양재혁 , 박미옥 , 윤중제 , 김혜아 , 오세욱 , 김태영 , 양윤영
IPC分类号： H01G4/12 , H01G4/30
摘要： Provided by the present invention is a multilayer ceramic capacitor including: a capacity unit in which multiple dielectric layers and multiple first and second internal electrodes are alternately laminated and one end of the first and second internal electrodes is alternatively exposed to the laminating direction of the dielectric layers; a protective layer which is formed in at least one side between upper and lower sides of the capacity unit; and first and second external electrodes which are electrically connected to the first and second internal electrodes which are exposed to the laminating direction of the dielectric layers. In the provided multilayer ceramic capacitor, the molarity (mol%) of magnesium (Mg) which is included in the dielectric layers and the protective layer (mol% of magnesium (Mg) which is included in the protective layer/mol% of magnesium (Mg) which is included in the dielectric layers) is 1.2 to 1.6.
摘要翻译：本发明提供一种多层陶瓷电容器，其特征在于，包括：容量单元，其中多个电介质层和多个第一和第二内部电极交替层叠，并且所述第一和第二内部电极的一端交替地暴露于所述电介质的层叠方向层; 保护层，形成在容纳单元的上侧和下侧之间的至少一侧; 以及第一和第二外部电极，其电连接到暴露于电介质层的层叠方向的第一和第二内部电极。在所提供的多层陶瓷电容器中，包含在电介质层中的镁（Mg）的摩尔数（mol％）和保护层中包含的镁（Mg）的摩尔％（镁）（镁的摩尔％包含在电介质层中的Mg）为1.2〜1.6。

4. 发明公开

KR1020160040845A 적층 세라믹 전자 부품 및 그 실장 기판 有权
标题翻译：多层陶瓷电子元器件及其安装电路
公开(公告)号：KR1020160040845A
公开(公告)日：2016-04-15
申请号：KR1020140134273
申请日：2014-10-06
申请人： 삼성전기주식회사
发明人： 이순철 , 임형욱 , 박미옥 , 최재열 , 문지희
IPC分类号： H01G4/12 , H01G4/005 , H01G4/232 , H01G4/30 , H01G2/06
CPC分类号： H01G4/30 , H01G2/065 , H01G4/012 , H01G4/1227 , H01G4/232 , H01G4/1209 , H01G2/06 , H01G4/005
摘要： 본발명은적층세라믹전자부품및 그실장기판에관한것으로, 유전체층을포함하는세라믹본체, 상기세라믹본체의길이방향양 측면을통해노출되도록배치된제1 및제2 내부전극과, 상기제1 및제2 내부전극과일부영역이중첩되도록배치된부유전극을포함하는액티브층, 유전체층을포함하고상기액티브층의상부및 하부에배치된상부커버층및 하부커버층, 상기상부커버층및 하부커버층내에서상기부유전극과중첩되도록배치된더미전극및 제1 및제2 외부전극을포함하는적층세라믹전자부품및 그실장기판을제공한다.
摘要翻译：本发明涉及多层陶瓷电子部件及其组装板。更具体地，多层陶瓷电子部件包括：陶瓷体，其包括电介质层; 第一和第二内部电极，其布置成沿着纵向方向暴露在陶瓷体的两侧; 活性层，包括布置成与所述第一和第二内部电极部分重叠的浮动电极; 布置在有源层的上部和底部的上覆盖层和底盖层，包括电介质层; 布置成与上盖层和底盖层内的浮动电极重叠的虚拟电极; 以及第一和第二外部电极。

5. 发明授权

KR102037265B1 적층세라믹 커패시터 및 그 제조방법 有权
公开(公告)号：KR102037265B1
公开(公告)日：2019-11-26
申请号：KR1020140178939
申请日：2014-12-12
申请人： 삼성전기주식회사
发明人： 이장현 , 최지숙 , 김경훈 , 문지희 , 박미옥 , 김민향 , 이순철 , 이승열 , 김경준
IPC分类号： H01G4/232 , H01G4/30

6. 发明公开

KR1020160071610A 적층세라믹 커패시터 및 그 제조방법 审中-实审
标题翻译：多层陶瓷电容器及其制造方法
公开(公告)号：KR1020160071610A
公开(公告)日：2016-06-22
申请号：KR1020140178939
申请日：2014-12-12
申请人： 삼성전기주식회사
发明人： 이장현 , 최지숙 , 김경훈 , 문지희 , 박미옥 , 김민향 , 이순철 , 이승열 , 김경준
IPC分类号： H01G4/232 , H01G4/30
CPC分类号： H01G4/232 , H01G4/2325 , H01G4/30
摘要： 본발명은복수의유전체층이적층된세라믹본체, 세라믹본체의양측면에형성된제1 외부전극및 제2 외부전극및 상기세라믹본체의동일유전체층상에서로이격되며, 상기세라믹본체의양단면을통해각각노출되면서제1 외부전극또는제2 외부전극과각각전기적으로연결된더미전극및 내부전극을 포함하되, 상기내부전극과상기더미전극은유전체층적층시번갈아배치되어일부가겹쳐지는오버랩부를형성하고, 상기오버랩부는수직으로연결된비아를더 포함하여내부전극과외부전극이접촉성이향상되므로, 적층세라믹커패시터의정전용량이줄어들지않는효과가있다.
摘要翻译：多层陶瓷电容器技术领域本发明涉及一种多层陶瓷电容器，它包括：陶瓷主体，其中堆叠有多个电介质层; 形成在陶瓷主体两侧的第一和第二外部电极; 以及在陶瓷主体的同一电介质层上彼此分离的虚拟电极和内部电极，分别通过陶瓷主体的两个截面分别与第一外部电极或第二外部电极电连接。内部电极和虚拟电极在堆叠电介质层时交替布置，形成内部电极和虚拟电极部分重叠的重叠单元。重叠单元还包括垂直连接的通孔，以增加内部和外部电极之间的粘附。因此，保持多层陶瓷电容器的电容。

7. 发明授权

KR101630068B1 적층 세라믹 전자 부품 및 그 실장 기판 有权
标题翻译：多层陶瓷电子元器件及其安装电路
公开(公告)号：KR101630068B1
公开(公告)日：2016-06-13
申请号：KR1020140134273
申请日：2014-10-06
申请人： 삼성전기주식회사
发明人： 이순철 , 임형욱 , 박미옥 , 최재열 , 문지희
IPC分类号： H01G4/12 , H01G4/005 , H01G4/232 , H01G4/30 , H01G2/06
CPC分类号： H01G4/30 , H01G2/065 , H01G4/012 , H01G4/1227 , H01G4/232
摘要： 본발명은적층세라믹전자부품및 그실장기판에관한것으로, 유전체층을포함하는세라믹본체, 상기세라믹본체의길이방향양 측면을통해노출되도록배치된제1 및제2 내부전극과, 상기제1 및제2 내부전극과일부영역이중첩되도록배치된부유전극을포함하는액티브층, 유전체층을포함하고상기액티브층의상부및 하부에배치된상부커버층및 하부커버층, 상기상부커버층및 하부커버층내에서상기부유전극과중첩되도록배치된더미전극및 제1 및제2 외부전극을포함하는적층세라믹전자부품및 그실장기판을제공한다.

8. 发明公开

KR1020160058509A 적층 세라믹 커패시터 审中-实审
标题翻译：多层陶瓷电容器
公开(公告)号：KR1020160058509A
公开(公告)日：2016-05-25
申请号：KR1020140160096
申请日：2014-11-17
申请人： 삼성전기주식회사
发明人： 김경준 , 이장현 , 문지희 , 박미옥 , 김민향 , 김경훈 , 이순철 , 이승열
IPC分类号： H01G4/12 , H01G4/232 , H01G4/30
摘要： 본발명에따른적층세라믹커패시터는하나이상의인출전극이구비된내부전극을갖는절연층; 상기절연층이적층된세라믹본체; 및상기세라믹본체네 방향의각 측면에형성된외부전극; 을포함하되, 상기인출전극은상하레이어간인출방향이다르게형성되어하나의소자에서정전용량이다른복수의커패시터를구현할수 있는효과가있다.
摘要翻译：根据本发明，一种多层陶瓷电容器包括：具有内部电极的绝缘层，其中设置有至少一个引出电极; 陶瓷主体，其绝缘层堆叠在其中; 以及形成在陶瓷主体的四个方向的每个侧表面中的外部电极。提取电极具有不同地形成在其中的上层和下层之间的提取方向，从而在一个元件中实现具有不同电容的多个电容器。

9. 发明公开

KR1020160044338A 칩 부품 审中-实审
标题翻译：芯片组件
公开(公告)号：KR1020160044338A
公开(公告)日：2016-04-25
申请号：KR1020140139247
申请日：2014-10-15
申请人： 삼성전기주식회사
发明人： 이순철 , 이승열 , 허복구 , 홍경표 , 김민향 , 김경훈 , 임형욱 , 박상현 , 박미옥
IPC分类号： H01G4/12 , H01G4/30
CPC分类号： H01G4/30 , H01G4/012 , H01G4/1227 , H01G4/232
摘要： 본발명의일 실시예에따른칩 부품은, 복수의제1 및제2 유전체층이교대로배치되는용량형성층을포함하는세라믹본체및 상기세라믹본체의길이방향의양 측면에배치되는외부전극; 을포함하고, 상기용량형성층은, 상기복수의제1 유전체층상에서로이격되어배치되며, 상기세라믹본체의길이방향의양 측면을통해노출되어상기외부전극과연결되는제1 및제2 내부전극및 상기복수의제2 유전체층상에배치되며, 상기제1 및제2 내부전극의일부와중첩되는플로팅(floating) 전극을포함하고, 상기세라믹본체는, 상기세라믹본체의상면및 하면중 적어도일면과상기용량형성층사이에배치되며, 상기세라믹본체의길이방향의양 측면으로노출되는제1 및제2 더미전극이배치되는복수의제3 유전체층을갖는보호층을더 포함하며, 상기보호층은, 상기제1 및제2 더미전극사이에배치되는제3 더미전극을더 포함할수 있다.
摘要翻译：根据本发明的实施例的芯片部件包括陶瓷体，其包括交替布置多个第一和第二电介质层的电容形成层和布置在陶瓷体的两个纵向侧的外部电极。电容形成层包括第一内部电极和第二内部电极，该第一内部电极和第二内部电极分别设置在多个第一电介质层上，并且通过暴露于陶瓷体的两个纵向侧面而与外部电极连接，布置在所述多个第二电介质层上并与所述第一和第二内部电极的一部分重叠。陶瓷体还包括设置在陶瓷体的上表面和下表面中的至少一个和电容形成层之间的保护层，并且具有多个第三电介质层，其中第一和第二虚拟电极暴露于两个纵向侧的陶瓷体。保护层还可以包括布置在第一和第二虚拟电极之间的第三虚拟电极。

10. 发明授权

KR101422920B1 적층 세라믹 커패시터 및 그 제조방법 有权
标题翻译：多层陶瓷电容器及其制造方法
公开(公告)号：KR101422920B1
公开(公告)日：2014-07-23
申请号：KR1020120099006
申请日：2012-09-06
申请人： 삼성전기주식회사
发明人： 이규호 , 봉세환 , 서성수 , 양재혁 , 박미옥 , 윤중제 , 김혜아 , 오세욱 , 김태영 , 양윤영
IPC分类号： H01G4/12 , H01G4/30
摘要： 본 발명은 복수의 유전체층과 복수의 제1 및 제2 내부전극이 교대로 적층되며, 상기 제1 및 제2 내부전극의 일단이 상기 유전체층의 적층 방향으로 교대로 노출된 용량부; 상기 용량부의 상면 및 하면 중 적어도 일면에 형성되는 보호층; 및 상기 유전체층의 적층 방향으로 노출된 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극;을 포함하고, 상기 유전체층과 상기 보호층에 포함된 마그네슘(Mg)의 몰농도(mol%) 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)가 1.2 내지 1.6인 적층세라믹 커패시터를 제공한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式