专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明公开

KR1020100004983A 시험 장치 失效
标题翻译：测试仪
公开(公告)号：KR1020100004983A
公开(公告)日：2010-01-13
申请号：KR1020097017761
申请日：2007-03-08
申请人： 가부시키가이샤 어드밴티스트
发明人： 도이,마사루 , 사토,시냐
IPC分类号： G11C29/04 , G11C29/48 , G11C29/56
CPC分类号： G11C29/44 , G11C29/4401 , G11C29/70 , G11C2029/1208
摘要： A tester comprises: a fault count memory for storing the number of faulty cells for each memory bank and block; a fault count register for storing the number of faulty cells detected in the block to be tested for each memory bank; a memory read section for sequentially reading every some pages in the block to be tested from each memory bank; a detection section for detecting the faulty cells in each page according to the result of the comparison of the data read from each page by the memory read section with an expectation value; a fault count section for increasing the value of the fault count register corresponding to the memory bank including the page containing the faulty cells detected, by the number of detected faulty cells; and a writing section for writing the number of faulty cells stored in the fault count register corresponding to the memory bank which has completed the detection of the faulty cells of each page in the block to be tested into the storage area corresponding to the block of the memory bank to be tested in the fault count memory.
摘要翻译：测试器包括：用于存储每个存储体和块的故障单元数量的故障计数存储器; 故障计数寄存器，用于存储在每个存储体的待测试块中检测到的故障单元的数量; 存储器读取部分，用于从每个存储体依次读取要测试的块中的每一个页面; 检测部分，用于根据由存储器读取部分从每个页面读取的数据与预期值的比较结果来检测每个页面中的故障单元; 故障计数部分，用于通过检测到的故障单元的数量增加与包含检测到的故障单元的页面相对应的存储体对应的故障计数寄存器的值; 以及写入部分，用于将存储在对应于存储器组的故障计数寄存器中的故障单元的数量写入到已经完成对要测试的块中的每个页面的故障单元的检测的故障单元的数量到与该块的块相对应的存储区域中存储器在故障计数存储器中进行测试。

72. 发明公开

KR1020090133135A 파형 발생 장치, 파형 발생 방법 및 프로그램 无效
标题翻译：波形发生装置，波形发生方法和程序
公开(公告)号：KR1020090133135A
公开(公告)日：2009-12-31
申请号：KR1020097023899
申请日：2008-05-21
申请人： 가부시키가이샤 어드밴티스트
发明人： 타카하시,타케시 , 토미타,마사유키
IPC分类号： G01R31/3183 , G06F5/00
CPC分类号： G01R31/2841 , G06F1/0321
摘要： Provided is a waveform generation device for generating a signal of an arbitrary waveform. The waveform generation device includes: a waveform memory for storing a plurality of waveform data each including a sequence of signal values; a filter processing unit which reads out from the plurality of waveform data, waveform data as a source of a waveform to be generated, filters the read out waveform data, converts the data into converted waveform data, and writes the converted waveform data into the waveform memory; and a waveform output unit which reads out the converted waveform data from the waveform memory and outputs a signal of a waveform corresponding to the sequence of signal values of the converted waveform data which has been read out.
摘要翻译：提供了一种用于产生任意波形的信号的波形发生装置。波形发生装置包括：波形存储器，用于存储每个包括信号值序列的多个波形数据; 滤波处理单元，从多个波形数据读出波形数据作为要生成的波形的源，对读出的波形数据进行滤波，将该数据转换为转换的波形数据，并将转换的波形数据写入波形记忆; 以及波形输出单元，其从波形存储器读出经转换的波形数据，并输出与读出的经转换波形数据的信号值序列相对应的波形信号。

73. 发明授权

KR100929605B1 전류 제한부 전압 발생기 및 반도체 시험 장치 失效
标题翻译： 전류제한부전압발생기및반체험험험험험
公开(公告)号：KR100929605B1
公开(公告)日：2009-12-03
申请号：KR1020077027335
申请日：2007-01-26
申请人： 가부시키가이샤 어드밴티스트
发明人： 코지마쇼지
IPC分类号： G11C5/14 , G11C7/10
CPC分类号： G11C29/12 , G11C5/147 , G11C29/12005
摘要： 본 발명은, 전류 제한치가 임의로 설정 가능하고, 전류 제한 특성이 양호하며, 그 전류 제한의 온도 의존성이 작은 전류 제한 기능부 전압 발생기 등을 제공하는 것에 있다. 그리고, 본 발명은, 연산증폭기(1), 입력 저항(2), 출력 저항(3), 귀환 저항(4), 클램퍼(10), 및 클램퍼(6)를 구비하여 입력 단자(7)에 입력 전압(Vin)를 인가하고, 부하 접속 단자(8)에 부하(9)가 접속된다. 클램퍼(10)는 정전압을 생성하고 출력 저항(3)에 흐르는 전류를 제한하기 위한 정전압 발생 회로(121, 124)와 정전압 발생 회로(121, 124)로 생성하는 정전압을 외부로부터 가변 하는 가변 저항기(122, 142)를 포함한다. 정전압 발생 회로(121, 124)는 그 전류/전압 특성이 인가 전압에 대해서 전류가 급격하게 변화하는 소정의 가파른 특성을 가지고 있다.
摘要翻译：具有电流限制的电压发生器产生将被馈送到负载电流受限的负载的电压。电压发生器包括运算放大器; 输出电阻，连接在运算放大器的输出端子和负载连接端子之间; 反馈电阻，连接在所述运算放大器的负载连接端子和反相输入端子之间; 第一钳位器，连接在运算放大器的输出端和运算放大器的反相输入端之间; 以及第二钳位器，连接在所述运算放大器的负载连接端子与非反相输入端子之间，并配置有二极管。第一钳位器产生预定的恒定电压，限制流入输出电阻的电流，并改变产生的恒定电压。第一钳位器具有预定的突变电流 - 电压特性。

74. 发明公开

KR1020090106587A 시험장치 및 프로브 카드 无效
标题翻译：测试装置和探针卡
公开(公告)号：KR1020090106587A
公开(公告)日：2009-10-09
申请号：KR1020097016112
申请日：2007-12-06
申请人： 가부시키가이샤 어드밴티스트
发明人： 쇼우지,야수시
IPC分类号： G01R1/073 , G01R31/26 , H01L21/66
CPC分类号： G01R31/2889
摘要： A testing apparatus is provided with a test head main body (130) which transmits and receives signals to and from a device (200) to be tested; a prober (110) whereupon the device (200) is placed; and a probe card (300) arranged between the test head main body (130) and the prober (110). The probe card (300) is provided with a plurality of probe pins (320), which are arranged on a surface facing the prober (110) and are electrically connected to a terminal of the device (200); a plurality of pads (330) on the side of the test head, which are arranged on a surface facing the test head main body (130), electrically connected to the spring pins (129) on the side of the test head main body (130), and are also electrically connected to the probe pins (320); and pads (340) on the side of the prober, which are arranged on the surface facing the prober (110) and are electrically connected to the probe pins (320).
摘要翻译：测试装置设置有测试头主体（130），其向待测试的设备（200）发送和接收信号; 一个探针（110），装置（200）放置在其上; 以及设置在测试头主体（130）和探测器（110）之间的探针卡（300）。探针卡（300）设置有多个探针（320），它们被布置在面向探测器（110）的表面上并且电连接到设备（200）的端子; 配置在面向测试头主体（130）的表面上的测试头一侧上的多个焊盘（330），电连接到测试头主体侧的弹簧销（129） 130），并且还电连接到探针（320）; 和位于探测器一侧的焊盘（340），它们布置在面向探测器（110）的表面上并电连接到探针（320）。

75. 发明授权

KR100919087B1 위상 로크 루프 회로, 지연 로크 루프 회로, 타이밍발생기, 반도체 시험 장치 및 반도체 집적 회로 失效
标题翻译：相位锁定环路，延迟锁定环路，时序发生器，半导体测试仪器和半导体集成电路
公开(公告)号：KR100919087B1
公开(公告)日：2009-09-28
申请号：KR1020047005805
申请日：2002-10-18
申请人： 가부시키가이샤 어드밴티스트
发明人： 스다,마사까쯔
IPC分类号： H03L7/099
CPC分类号： H03L7/0814 , H03L7/089 , H03L7/093 , H03L7/0995
摘要： A PLL and DLL are designed such that the power consumption is reduced, the size is reduced, the band width of the locked loop is increased, and the reliability is improved. There are provided a phase comparator for measuring the value of a feedback signal in synchronism with an input signal and outputting a phase signal representing the lead or lag of the phase of the feedback signal, a counter for increasing by one the number of bits representing "H" in a control signal when the phase signal represents the lead of the phase or decreasing by one the number of bits representing "H" in the control signal when the phase signal represents the lag of the phase, and a ring oscillator for increasing the oscillation period when the number of bits representing "H" in the control signal increases or decreasing the oscillation period when the number of bits representing "H" decreases.

76. 发明公开

KR1020090088416A 시험장치 및 시험모듈 无效
标题翻译：测试设备和测试模块
公开(公告)号：KR1020090088416A
公开(公告)日：2009-08-19
申请号：KR1020097012914
申请日：2007-11-15
申请人： 가부시키가이샤 어드밴티스트
发明人： 미츠하시,나오후미
IPC分类号： G01R31/3183 , G01R29/02 , G01R19/165 , G01R31/26
CPC分类号： G01R31/31917 , G01R31/31928
摘要： Provided is a test device for testing a device under test (DUT). The test device includes: a signal supply unit which supplies a test signal to a DUT; an input unit which inputs an output signal outputted from the DUT in accordance with the test signal as a signal to be measured; a cyclic pulse generation unit which generates a cyclic pulse having a pulse width corresponding to one cycle of the signal to be measured according to a sample clock specifying the timing to sample the signal to be measured; a conversion unit which outputs a voltage corresponding to the width of the cyclic pulse; an AD converter which converts a voltage into a digital voltage value; a pulse width calculation unit which calculates a digital pulse width indicating a pulse width of the cyclic pulse from the digital voltage value; and an adjusting unit which adjusts a conversion parameter used to perform conversion from the digital voltage value to a digital pulse width. ® KIPO & WIPO 2009
摘要翻译：提供了一种用于测试被测器件（DUT）的测试设备。测试装置包括：向DUT提供测试信号的信号提供单元; 输入单元，其根据测试信号输入从DUT输出的输出信号作为待测信号; 循环脉冲产生单元，根据指定要测量的信号的定时的采样时钟，生成具有对应于待测信号的一个周期的脉冲宽度的循环脉冲; 转换单元，其输出与循环脉冲的宽度相对应的电压; 将电压转换为数字电压值的AD转换器; 脉冲宽度计算单元，从数字电压值计算指示循环脉冲的脉冲宽度的数字脉冲宽度; 以及调整单元，其将用于执行从数字电压值的转换的转换参数调整到数字脉冲宽度。 ®KIPO＆WIPO 2009

77. 发明授权

KR100899856B1 시험 장치 및 시험 방법 失效
标题翻译：测试装置和方法
公开(公告)号：KR100899856B1
公开(公告)日：2009-05-29
申请号：KR1020077021536
申请日：2006-11-24
申请人： 가부시키가이샤 어드밴티스트
发明人： 도이마사루 , 사토신야
IPC分类号： G11C29/00 , G11C16/34
CPC分类号： G11C29/56 , G11C29/56004 , G11C2029/5602 , G11C2029/5606
摘要： 피시험 메모리를 시험하는 시험 장치로서, 피시험 메모리의 각 페이지에 미리 정해진 테스트 데이터를 각각 쓰기하여 피시험 메모리를 시험하는 쓰기부와, 피시험 메모리의 시험 결과를 수납하는 페일 메모리 유닛을 구비하고, 페일 메모리 유닛은 테스트 데이터의 쓰기에 필요한 쓰기 시간을 각각의 페이지별로 측정하는 쓰기 시간 측정부와, 쓰기 시간을 미리 정해진 복수의 페이지에 걸쳐 덧셈하는 덧셈부와, 덧셈부가 덧셈한 값과 미리 정해진 기대값을 비교하여 피시험 메모리의 양호 여부를 판정하는 판정부를 구비하는 시험 장치를 제공한다.

78. 发明公开

KR1020090053960A 시험 장치 및 시험 방법 无效
标题翻译：测试装置和测试方法
公开(公告)号：KR1020090053960A
公开(公告)日：2009-05-28
申请号：KR1020097007788
申请日：2007-03-22
申请人： 가부시키가이샤 어드밴티스트
发明人： 오자와타이키 , 사토신야
IPC分类号： G11C29/00 , G11C16/06 , G01R31/28 , G11C17/00
CPC分类号： G01R31/31932 , G11C29/56 , G11C29/56008 , G11C2029/5606 , G11C29/70 , G11C2029/5602
摘要： An object is to efficiently test a memory under test (hereinafter, DUT) storing a data sequence affixed with an error check and correction. This test apparatus compares each bit included in a data sequence read out from the DUT with an expectation value. The result of comparison is stored in a first failure memory (hereinafter, FM) as bit pass/failure information indicating whether each storage cell of the DUT is good or defective. The storage device counts the number of bits that do not match the expectation values for each page, and judges for each grade and page of the DUT whether the number of bits that do not match the expectation value meets the condition of that grade. The result of judgment is stored in a second FM as page pass/failure information indicating whether each page is good or defective with respect to each grade. Then, if page pass/failure information of a page including a bit corresponding to a given storage cell indicating that this page meets the condition of a given grade is stored in the second FM, the test apparatus outputs the bit pass/failure information in the first FM by changing it to a value indicating that that storage cell is not defective.

79. 发明公开

KR1020090053908A 역치 전압 제어 장치, 시험 장치 및 회로 디바이스 有权
标题翻译：阈值电压控制装置，测试装置和电路装置
公开(公告)号：KR1020090053908A
公开(公告)日：2009-05-28
申请号：KR1020097005315
申请日：2007-05-28
申请人： 가부시키가이샤 어드밴티스트
发明人： 와타나베다이스케 , 오카야스토시유키
IPC分类号： G01R31/3163 , G01R31/3177
CPC分类号： G01R31/3191 , G01R31/31924 , G01R31/31932
摘要： 레벨 비교기에 대하여 역치 전압을 제어하는 역치 전압 제어 장치에 있어서, 각각 실질적으로 동일한 주기로 각각 다른 위상의 주기 신호를 생성하는 복수의 타이밍 발생기, 종속 접속된 복수의 플립플롭을 포함하며 제1 타이밍 발생기가 출력하는 제1의 주기 신호에 따라 논리 패턴의 각 데이타를 복수의 플립플롭 간에 순차적으로 전파시키는 시프트 레지스터부, 제1 타이밍 발생기 이외의 타이밍 발생기와 일대일 대응하며 또한 종속 접속되어 설치되며 미리 정해진 하나의 플립플롭이 출력하는 데이타를 대응하는 타이밍 발생기가 출력하는 주기 신호에 따라 순차적으로 전파하는 복수의 레지스터, 및 복수의 플립플롭이 출력하는 데이타값 및 복수의 레지스터가 출력하는 데이타값에 기초하여 레벨 비교기에 공급하는 역치 전압을 생성하는 역치 전압 생성부를 포함하는 역치 전압 제어 장치를 제공한다.
시험 장치, 회로 디바이스, 역치 전압 제어, 타이밍 발생기, 시프트 레지스터, 주기 신호

80. 发明公开

KR1020090048342A 시험 장치 및 측정 장치 失效
标题翻译：测试装置和测量装置
公开(公告)号：KR1020090048342A
公开(公告)日：2009-05-13
申请号：KR1020080110181
申请日：2008-11-07
申请人： 가부시키가이샤 어드밴티스트
发明人： 하시모토요시히로
IPC分类号： G01R19/10
CPC分类号： G01R31/31721
摘要： 피시험 디바이스의 소비 전류를 높은 정밀도로 측정한다. 피시험 디바이스를 시험하는 시험 장치에 있어서, 전압을 배선을 통해서 피시험 디바이스에 공급하는 전압 공급부, 배선과 공통 전위 사이에 직렬로 배치되는 제1 캐패시터, 제1 캐패시터보다 피시험 디바이스에 가까운 위치에서 배선에 흐르는 전류를 검출하는 전류 검출부, 전류 검출부가 검출한 전류와 미리 정해진 기준 전류의 차이를 적분한 적분값을 출력하는 적분부, 및 적분값에 기초하여 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.
시험 장치, 측정 장치, 전압 공급, 캐패시터, 전류 검출, 적분, 피시험 디바이스

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式