专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

KR1020070032823A ＳＩＭＯＸ 기판의 제조 방법 失效
标题翻译： SIMOX기판의제조방법
公开(公告)号：KR1020070032823A
公开(公告)日：2007-03-22
申请号：KR1020077003782
申请日：2005-07-19
申请人： 가부시키가이샤 섬코
发明人： 아다치나오시 , 고마츠유키오
IPC分类号： H01L21/324 , H01L21/265 , H01L21/20 , H01L21/02
CPC分类号： H01L21/76243 , H01L21/02238 , H01L21/02255 , H01L21/02299 , H01L21/26533 , H01L21/31662
摘要： A manufacturing method for a SIMOX substrate for obtaining a SIMOX substrate by subjecting a silicon substrate (1) having oxygen ions (2) implanted thereinto by heat treatment at 1300 to 1350 C in an atmosphere of a gas mixture of argon and oxygen, the method includes: performing a pre-heat-treatment to the silicon substrate (1) for five minutes to four hours within the temperature range of 1000 C to 1280 C in an atmosphere (3) of inert gas, reducing gas, or a gas mixture of inert gas and reducing gas, after the oxygen ions (2) are implanted and before the heat treatment is performed.
摘要翻译：一种SIMOX基板的制造方法，该SIMOX基板的制造方法是在氩气和氧气的混合气氛中，在1300〜1350℃下对氧离子（2）的硅基板（1）进行热处理而得到SIMOX基板的方法，其中，包括：在1000℃至1280℃的温度范围内，在惰性气体，还原气体或气体混合物（3）的气氛（3）中对硅衬底（1）进行预热处理5分钟至4小时惰性气体和还原气体，在注入氧离子（2）之后并且在热处理之前进行。

42. 发明公开

KR1020060134280A 플래쉬 메모리 소자의 게이트 형성방법 无效
标题翻译：用于形成闪存存储器设备的门的方法
公开(公告)号：KR1020060134280A
公开(公告)日：2006-12-28
申请号：KR1020050053848
申请日：2005-06-22
申请人： 에스케이하이닉스 주식회사
发明人： 안명규
IPC分类号： H01L27/115
CPC分类号： H01L21/311 , H01L21/02255 , H01L21/823437 , H01L27/11521 , H01L27/11568
摘要： A method for forming a gate of a flash memory device is provided to avoid a nonuniform gate pattern and residual tungsten silicide by reducing roughness on an interface between tungsten silicide and a polysilicon layer for a control gate. A tunnel oxide layer(11), a first polysilicon layer(12) for floating gate, and a dielectric layer are formed on a semiconductor substrate(10). An amorphous silicon layer is formed on the dielectric layer at a temperature of 500~530 deg.C, having a thickness of 1000-2500 angstroms. The amorphous silicon layer is planarized by an etch-back process. A second polysilicon layer(15) is formed on the amorphous silicon layer, having a smaller grain size than those of the amorphous silicon layer and a WSix layer. A WSix layer is formed on the second polysilicon layer. A heat treatment is performed to transform the amorphous silicon layer and the WSix layer into a third polysilicon layer(14a) and a WSi2 layer(16a). The WSi2 layer, the second polysilicon layer, the third polysilicon layer, the dielectric layer and the first polysilicon layer are selectively etched to form a gate.
摘要翻译：提供了一种用于形成闪存器件的栅极的方法，以通过减少用于控制栅极的硅化钨和多晶硅层之间的界面上的粗糙度来避免不均匀的栅极图案和残留的硅化钨。隧道氧化物层（11），用于浮置栅极的第一多晶硅层（12）和电介质层形成在半导体衬底（10）上。在500〜530℃的温度下在介电层上形成非晶硅层，厚度为1000-2500埃。非晶硅层通过回蚀工艺平坦化。第二多晶硅层（15）形成在非晶硅层上，其晶粒尺寸小于非晶硅层和WSix层。在第二多晶硅层上形成WSix层。进行热处理以将非晶硅层和WSix层转变成第三多晶硅层（14a）和WSi2层（16a）。选择性地蚀刻WSi2层，第二多晶硅层，第三多晶硅层，电介质层和第一多晶硅层以形成栅极。

43. 发明授权

KR100623570B1 산화막 형성 방법 및 그 장치 有权
标题翻译：用于形成氧化膜的方法和装置
公开(公告)号：KR100623570B1
公开(公告)日：2006-09-14
申请号：KR1020047006997
申请日：2002-10-31
申请人： 메이덴샤 코포레이션 , 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼
发明人： 니시구치테쭈야 , 노나카히데히코 , 이치무라신고
IPC分类号： H01L21/31
CPC分类号： G03G9/091 , C23C8/12 , H01L21/02238 , H01L21/02255 , H01L21/31662
摘要： 피산화 시료(10)에 오존 가스를 노출시킴으로써 상기 시료의 표면에 산화막을 형성함에 있어서, 피산화 영역을 국소 가열한다. 국소 가열은 서셉터(21)상의 시료의 피산화 영역에 적외광을 조사하는 광원(23)이나, 서셉터를 가열하는 가열 수단에 의해 수행한다. 또한 피산화 시료에 오존 가스를 노출시킴에 있어서, 일정 압력하에서 피산화 시료를 가열하면서 이 피산화 시료에 오존 가스를 공급한다. 예를 들면 상기 압력을 100∼44000Pa로 조정한다. 오존 가스의 유량은 로(20) 내에서의 오존 가스의 흐름이 층류 상태가 되도록 조정하면 좋다. 또한 적외광을 발하는 광원을 구비하면 좋다. 적외광을 발하는 광원은 예를 들면 서셉터(20)의 상류측을 조사하도록 설치된다.

44. 发明公开

KR1020060091002A 반도체 디바이스, 전자 디바이스 및 전자 장치 失效
标题翻译：半导体器件，电子器件和电子设备
公开(公告)号：KR1020060091002A
公开(公告)日：2006-08-17
申请号：KR1020067012146
申请日：2004-11-17
申请人： 세이코 엡슨 가부시키가이샤
发明人： 미야따,마사야스 , 우에하라,마사미쯔
IPC分类号： H01L29/78 , H01L21/336 , H01L21/316 , H01L21/28
CPC分类号： H01L21/28185 , H01L21/0214 , H01L21/02145 , H01L21/02148 , H01L21/02159 , H01L21/02164 , H01L21/02238 , H01L21/02255 , H01L21/02271 , H01L21/02337 , H01L21/28194 , H01L21/28202 , H01L21/28211 , H01L21/3144 , H01L21/3145 , H01L21/31604 , H01L21/31612 , H01L21/31641 , H01L21/31645 , H01L21/31662 , H01L29/511 , H01L29/517 , H01L29/518 , H01L2924/0002 , H01L29/51 , H01L2924/00
摘要： An semiconductor device (1) of the invention includes a semiconductor substrate provided with a channel region (21), a source region (22) and a drain region (23), a gate insulating film (3) laminated on the channel region (21), and a gate electrode (5). The gate insulating film (3) is formed of an insulative inorganic material as a main material, and further contains hydrogen. The absorbance of infrared radiation of which wave number is in the range of 3200 to 3500 cm-1is 0.02 or less when the gate insulating film (3) to which an electric field has never been applied is measured with Fourier Transform Infrared Spectroscopy at room temperature.
摘要翻译：本发明的半导体器件（1）包括设置有沟道区（21），源区（22）和漏区（23）的半导体衬底，层叠在沟道区（21）上的栅极绝缘膜）和栅电极（5）。栅绝缘膜（3）由绝缘无机材料作为主要材料形成，并且还包含氢。当在室温下用傅里叶变换红外光谱测量当没有施加电场的栅极绝缘膜（3）时，波数在3200至3500cm -1范围内的红外辐射的吸光度为0.02或更小。

45. 发明公开

KR1020060042203A 피처리체의 산화 방법 및 산화 장치 有权
标题翻译：氧化方法，待处理的氧化装置和存储介质
公开(公告)号：KR1020060042203A
公开(公告)日：2006-05-12
申请号：KR1020050015677
申请日：2005-02-25
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 아오끼기미야 , 스즈끼게이스께 , 이께우찌도시유끼
IPC分类号： H01L21/316
CPC分类号： H01L21/02238 , H01L21/02255 , H01L21/31662 , H01L21/67109
摘要： 본 발명의 과제는 프로세스 온도를 고온화하는 일 없이, 텅스텐층의 산화를 억제하면서 실리콘층의 표면을 선택적으로 또한 효율적으로 산화하는 것이 가능한 피처리체의 산화 방법을 제공하는 데 있다.
소정의 길이를 갖는 진공화 가능하게 이루어진 처리 용기(22) 내에 실리콘층과 텅스텐층이 표면에 노출되어 있는 피처리체(W)를 복수매 수용하고, 상기 처리 용기 내에 처리 가스를 공급하여 상기 피처리체의 실리콘층의 표면을 선택적으로 산화하도록 한 피처리체의 산화 방법에 있어서, 상기 처리 가스로서 산화성 가스와 환원성 가스를 이용하고, 상기 양 가스를 감압 하에서 반응시켜 산소 활성종과 수산기 활성종을 발생시킴으로써 상기 실리콘층의 표면을 산화한다. 이에 의해, 프로세스 온도를 고온화하는 일 없이, 텅스텐층의 산화를 억제하면서 실리콘층의 표면을 선택적으로 또한 효율적으로 산화한다.
처리 용기, 실리콘층, 텅스텐층, 피처리체, 웨이퍼 보트, 분사 노즐

46. 发明公开

KR1020060009395A 기판의 처리 방법 无效
标题翻译：处理基板的方法
公开(公告)号：KR1020060009395A
公开(公告)日：2006-01-31
申请号：KR1020057025305
申请日：2002-01-25
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 수가와라다쿠야 , 나카니시도시오 , 오자키시게노리 , 마츠야마세이지 , 무라카와시게미 , 다다요시히데
IPC分类号： H01L21/20
CPC分类号： C23C16/56 , C23C16/401 , C23C16/402 , H01J37/3222 , H01J37/3244 , H01L21/02164 , H01L21/02238 , H01L21/02252 , H01L21/02255 , H01L21/02271 , H01L21/0234 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28273 , H01L21/3105 , H01L21/31604 , H01L21/31612 , H01L21/31658 , H01L21/31662 , H01L21/76826 , H01L21/76828 , H01L29/517 , H01L29/518
摘要： A method of producing an electronic device material such as an insulating layer excellent in electric characteristics and a high-quality MOS semiconductor provided with a semiconductor layer, the method comprising the step of carrying out a CVD treating on a substrate to be treated mainly containing single-crystal silicon to form an insulting film, and the step of exposing the substrate to be treated to plasma generated by irradiating a treating gas with a microwave via a flat antenna member (SPA) having a plurality of slots to modify the insulating film using this plasma.
摘要翻译：一种制造电性特性优异的绝缘层的电子器件材料的制造方法以及具备半导体层的高品质的MOS半导体的制造方法，其特征在于，在主要含有单体的被处理基板上进行CVD处理晶体硅以形成绝缘膜，以及通过经由具有多个槽的平坦天线构件（SPA）用微波照射处理气体而将待处理的基板暴露于等离子体的步骤，以使用该平坦天线构件等离子体。

47. 发明授权

KR100541675B1 유전막 형성 방법 有权
标题翻译：制作电介质层的方法
公开(公告)号：KR100541675B1
公开(公告)日：2006-01-11
申请号：KR1020030027511
申请日：2003-04-30
申请人： 에스케이하이닉스 주식회사
发明人： 박동수 , 이태혁 , 송창록 , 박철환
IPC分类号： H01L21/20
CPC分类号： H01L21/02247 , C23C16/0227 , C23C16/345 , C23C16/56 , H01L21/02052 , H01L21/022 , H01L21/0223 , H01L21/02255 , H01L21/02271 , H01L21/3144 , H01L21/3145 , H01L29/513 , H01L29/518 , Y10S438/954
摘要： 본 발명은 고유전 성질을 가진 유전막 형성 방법에 관해 개시한 것으로서, 세정처리된 반도체 기판을 제공하는 단계와, 기판을 제 1퍼니스 내로 로딩시켜 1차 질화 처리하여 제 1질화막을 형성하는 단계와, 제 1질화막이 구비된 기판을 제 1퍼니스 외부로 언로딩하며, 상기 언로딩 시 유입되는 주변 공기에 의해 1차 산화 처리하여 제 1질화막 표면에 제 1산화막을 형성하는 단계와, 제 1산화막이 구비된 기판을 제 2퍼니스 내로 로딩시켜 2차 질화 처리를 실시하여 제 2질화막을 형성하는 단계와, 제 2질화막의 탑부분을 2차 산화 처리하여 제 2산화막을 형성하는 단계를 포함한다.

48. 发明公开

KR1020060000915A 플라즈마손상을 감소시킨 반도체소자의 제조 방법 无效
标题翻译：用于制造半导体器件以减少等离子体损伤的方法
公开(公告)号：KR1020060000915A
公开(公告)日：2006-01-06
申请号：KR1020040049904
申请日：2004-06-30
申请人： 에스케이하이닉스 주식회사
发明人： 김남경
IPC分类号： H01L27/108
CPC分类号： H01L28/40 , H01L21/02178 , H01L21/02244 , H01L21/02255 , H01L28/75
摘要： 본 발명은 상부전극 위에 HDP 산화막을 적용함에 따라 발생하는 캐패시터의 전기적 특성 열화를 방지하는데 적합한 반도체소자 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명은 하부전극, 유전막 및 상부전극의 순서로 적층된 캐패시터, 상기 상부전극 상에 적층된 버퍼층(알루미늄막, Al)과 산소확산방지층(알루미늄표면산화층, AlO
x ), 상기 유전막, 상부전극, 버퍼층 및 산소확산방지층의 순서로 적층된 구조물을 에워싸는 수소배리어층(Al
2 O
3 ), 및 상기 수소배리어층 상에 형성된 층간절연막(HDP 산화막)을 포함하며, 이와 같이, 버퍼층, 산소확산방지층, 수소배리어층을 구비하므로써 층간절연막 공정시 플라즈마밤바드먼트, 산소확산 및 수소확산을 방지하여 캐패시터의 전기적 특성을 향상시킬 수 있는 효과가 있다.

캐패시터, 플라즈마, HDP, 밤바드먼트, 산소확산, 수소확산, 버퍼층, 수소배리어층, 산소확산방지층

49. 发明授权

KR100527671B1 웨이퍼 상에 막을 형성하는 방법 失效
标题翻译：在晶片上形成层的方法
公开(公告)号：KR100527671B1
公开(公告)日：2005-11-28
申请号：KR1020040010879
申请日：2004-02-19
申请人： 삼성전자주식회사
发明人： 양지상 , 박영욱 , 한재종 , 장점수
IPC分类号： H01L21/205
CPC分类号： H01L21/02238 , H01L21/02255 , H01L21/31662 , H01L21/67109 , H01L21/67757 , Y10S414/136 , Y10S414/139
摘要： 웨이퍼 상에 막을 형성하기 위한 방법에 있어서, 상기 웨이퍼는 트랜스퍼 챔버 내부에서 보트에 적재되며, 상기 보트는 트랜스퍼 챔버의 상부에 배치되는 반응 튜브 내부로 상승된다. 상기 웨이퍼 상에는 반응 튜브 내부로 공급되는 반응 가스에 의해 막이 형성된다. 이어서, 상기 보트는 반응 튜브로부터 반출되도록 하강한다. 상기 보트의 상승 및 하강, 그리고 막 형성 동안, 상기 보트는 기 설정된 회전 속도로 회전된다. 따라서, 웨이퍼 상에 형성되는 막의 균일도가 향상될 수 있다.

50. 发明公开

KR1020050103252A 반도체 집적 회로 장치의 제조 방법 有权
标题翻译：制造半导体集成电路器件的方法
公开(公告)号：KR1020050103252A
公开(公告)日：2005-10-27
申请号：KR1020057019431
申请日：1998-03-04
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 다나베,요시까즈 , 사까이,사또시 , 나쯔아끼,노부요시
IPC分类号： H01L21/336
CPC分类号： H01L21/31662 , H01L21/02052 , H01L21/02238 , H01L21/02255 , H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28211 , H01L21/3144 , H01L21/31658 , H01L21/67109 , H01L21/67167 , H01L21/67173 , H01L21/67213 , H01L21/67219 , H01L21/823807 , H01L21/823814 , H01L21/823857 , H01L29/42364 , H01L29/518 , Y10S148/023 , Y10S148/116 , Y10S438/935
摘要： A method for manufacturing semiconductor integrated circuit device, wherein a thin oxide film which has a thickness not larger than 5 nm and essentially becomes the gate insulating film of a MOS transistor is formed on the main surface of a semiconductor wafer, at such an oxide film growing speed that the reproducibility of the formation of the oxide film and the uniformity of the thickness of the oxide film can be secured, by supplying an oxidizing speed containing water generated from hydrogen and oxygen through a catalytic action at a low concentration to the main surface of the semiconductor wafer or its vicinity.
摘要翻译：一种制造半导体集成电路器件的方法，其中在半导体晶片的主表面上形成厚度不大于5nm的薄氧化膜，并且基本上成为MOS晶体管的栅极绝缘膜，在这种氧化膜通过以低浓度的催化作用将含有由氢和氧产生的水的氧化速度提供给主表面，可以确保氧化膜形成的再现性和氧化膜厚度的均匀性的生长速度的半导体晶片或其附近。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式