专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明公开

KR1020150062544A 인쇄회로기판 및 이를 포함하는 칩 패키지 审中-实审
标题翻译：印刷电路板和包装盒的芯片包装
公开(公告)号：KR1020150062544A
公开(公告)日：2015-06-08
申请号：KR1020130147314
申请日：2013-11-29
申请人： 삼성전기주식회사
发明人： 박성열
IPC分类号： H05K3/32 , H01L23/48
CPC分类号： H01L2224/14 , H01L23/142 , H01L23/49816 , H01L23/538
摘要： 본발명은인쇄회로기판에관한것이다. 본발명에따른인쇄회로기판은절연층과배선층이교대로적층형성된인쇄회로기판에서, 상기절연층표면에복수의도전성전극패드가형성되며, 상기도전성전극패드는중앙부위보다측방으로경사지게형성되어칩이실장될때 슬립되는것을방지하는효과가있다.
摘要翻译：印刷电路板技术领域本发明涉及印刷电路板。绝缘层和布线层交替堆叠在印刷电路板上。根据本发明的印刷电路板通过在绝缘层的表面上形成多个导电电极焊盘以相对于中心侧倾斜到侧面来防止芯片在安装过程中滑动。

32. 发明授权

KR101464353B1 이방 도전성 필름용 조성물, 이방 도전성 필름, 및 이를 이용한 반도체 장치 有权
标题翻译：用于各向异性导电膜的组合物，其各向异性导电膜和使用其的半导体器件
公开(公告)号：KR101464353B1
公开(公告)日：2014-11-25
申请号：KR1020110144748
申请日：2011-12-28
申请人： 제일모직주식회사
发明人： 박영우 , 김남주 , 박경수 , 서준모 , 설경일 , 어동선 , 유아름 , 최현민
IPC分类号： H01B1/20 , H01B5/14 , C09J9/02 , C08L63/00
CPC分类号： H01L23/538 , C08G59/226 , C08G59/245 , C08K2201/001 , C08K2201/011 , C09J9/02 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L2224/16225 , H01L2224/2929 , H01L2224/29324 , H01L2224/29339 , H01L2224/29344 , H01L2224/29347 , H01L2224/29355 , H01L2224/29364 , H01L2224/29366 , H01L2224/29371 , H01L2224/29386 , H01L2224/2939 , H01L2224/29393 , H01L2224/29439 , H01L2224/29444 , H01L2224/29447 , H01L2224/29455 , H01L2224/32225 , H01L2224/73204 , H01L2924/07802 , H01L2924/07811 , H01L2924/15788 , H01L2924/00 , C08L63/00 , C08K3/36 , C08K3/10
摘要： 본 발명은 이방 도전성 필름용 조성물 및 이방 도전성 필름에 관한 것으로, 보다 구체적으로는 폴리사이클릭 방향족 고리함유 에폭시 수지, 플루오렌계 에폭시 수지, 및 나노 실리카를 포함함으로써 가압착성이 개선된 이방 도전성 필름용 조성물, 및 이를 이용한 이방 도전성 필름에 관한 것이다.

33. 发明授权

KR101372018B1 집적 회로들의 형성 방법들 및 결과적인 구조들 有权
标题翻译：形成集成电路和结构的方法
公开(公告)号：KR101372018B1
公开(公告)日：2014-03-14
申请号：KR1020117019648
申请日：2010-02-22
申请人： 마이크론 테크놀로지, 인크.
发明人： 샌드후,거테즈에스. , 파래트,크리쉬나케이.
IPC分类号： H01L21/20
CPC分类号： H01L23/538 , H01L21/76254 , H01L21/78 , H01L21/8221 , H01L23/3185 , H01L25/043 , H01L25/0657 , H01L25/074 , H01L27/0688 , H01L2924/0002 , H01L2924/09701 , H01L2924/00
摘要： 회로가 없는 억셉터 기판 상에 집적 회로 소자들을 제조하는 방법들이 개시된다. 집적 회로 소자들은 억셉터 기판상에 하나 이상의 반도체 재료 레벨들을 연속적으로 배치하고, 다음 상위 레벨의 배치 전에 각 반도체 재료 레벨 상에서 회로를 제조함으로써 형성된다. 회로의 봉입 후에, 억셉터 기판이 제거되고 반도체 다이스(dice)가 개별화된다. 상기 방법들에 의해 형성된 집적 회로 소자들이 또한 개시된다.

34. 发明公开

KR1020120101993A 측면탑재 제어기 및 그것의 제조 방법 审中-实审
标题翻译：侧安装控制器及其制作方法
公开(公告)号：KR1020120101993A
公开(公告)日：2012-09-17
申请号：KR1020120016883
申请日：2012-02-20
申请人： 애플 인크.
发明人： 세로프,니콜라스
IPC分类号： H01L23/12
CPC分类号： H01L25/0652 , H01L25/0657 , H01L25/18 , H01L2224/32145 , H01L2224/32225 , H01L2225/06551 , H01L2225/06562 , H01L2225/06565 , H01L2924/10253 , H01L23/12 , H01L23/538 , H01L2924/00
摘要： PURPOSE: A side-mounted controller and a manufacturing method thereof are provided to reduce a space of a system by installing a control circuit network on a printed circuit board near dies or the uppermost side of a die stack. CONSTITUTION: An NVM package(100) includes a side-mounted circuit network(104) and a vertical stack of a NVM die(102). The side-mounted circuit network is mounted on a vertical surface(106a). Each die of the NVM die is rectangular. Vertical surfaces(106a-106d) are formed by the aggregation of the side surfaces of each die.
摘要翻译：目的：提供一种侧面安装的控制器及其制造方法，以通过在模具附近的印刷电路板或芯片堆叠的最上侧安装控制电路网来减小系统的空间。构成：NVM封装（100）包括侧面安装的电路网络（104）和NVM管芯（102）的垂直堆叠。侧面安装的电路网络安装在垂直表面（106a）上。 NVM裸片的每个裸片都是矩形的。垂直表面（106a-106d）由每个模具的侧表面的聚集形成。

35. 发明公开

KR1020110072278A 유도결합 통신수단을 구비한 전자소자 有权
标题翻译：堆叠式电池组合电感耦合器件的堆叠电子器件
公开(公告)号：KR1020110072278A
公开(公告)日：2011-06-29
申请号：KR1020090129136
申请日：2009-12-22
申请人： 삼성전자주식회사 , 성균관대학교산학협력단
发明人： 송이헌 , 권기원 , 박재철
IPC分类号： H01L23/538
CPC分类号： H01L2924/0002 , H01L23/538 , H01L2924/00
摘要： PURPOSE: An electronic device including an inductive coupling communication unit is provided to stably transmit and receive a signal with low power by reducing an eddy current. CONSTITUTION: A first silicon chip and a second silicon chip are successively laminated. A first inductor(112) is arranged on the first silicon chip. A second inductor(122) is arranged on the second silicon chip to correspond to the first inductor and is inductively coupled with the first inductor. A penetration hole(130) is formed on the second silicon chip and includes an inductive coupling communication unit to correspond to the first inductor. The penetration hole is formed in the second inductor. An insulator fills the penetration hole.
摘要翻译：目的：提供一种包括电感耦合通信单元的电子设备，通过减少涡流来稳定地发送和接收具有低功率的信号。构成：依次层叠第一硅芯片和第二硅芯片。第一电感器（112）布置在第一硅芯片上。第二电感器（122）布置在第二硅芯片上以对应于第一电感器并且与第一电感器感应耦合。穿孔（130）形成在第二硅芯片上，并包括与第一电感相对应的电感耦合通信单元。穿透孔形成在第二电感器中。绝缘体填充穿透孔。

36. 发明公开

KR1020100051341A 반도체 패키지용 기판 및 이의 제조 방법 有权
标题翻译：用于半导体封装的基板及其方法
公开(公告)号：KR1020100051341A
公开(公告)日：2010-05-17
申请号：KR1020080110459
申请日：2008-11-07
申请人： 에스케이하이닉스 주식회사
发明人： 정영희 , 오재성 , 문기일 , 김기채 , 이찬선 , 권진호 , 최재연
IPC分类号： H01L23/02 , H01L23/32
CPC分类号： H01L23/13 , H01L23/538 , H01L23/562 , H01L2924/0002 , Y10T29/49155 , H01L2924/00
摘要： PURPOSE: A substrate for a semiconductor package and a method for manufacturing the same are provided to improve the strength of the substrate by forming a reinforcing unit on the edge of the substrate. CONSTITUTION: A first region(FR) includes a plurality of chip mounting regions. A second region(SR) is arranged around the first region. A circuit pattern(110) is arranged on the chip mounting regions. A dummy pattern(120) is arranged along the second region. An insulation layer(200) covers the first and the second regions. The insulation layer includes an opening which exposes a part of the circuit pattern. A reinforcing unit(300) is arranged on the second region in order to prevent the warpage of the substrate.
摘要翻译：目的：提供一种用于半导体封装的基板及其制造方法，用于通过在基板的边缘上形成加强单元来提高基板的强度。构成：第一区域（FR）包括多个芯片安装区域。第二区域（SR）围绕第一区域布置。电路图案（110）布置在芯片安装区域上。沿着第二区域布置虚拟图案（120）。绝缘层（200）覆盖第一和第二区域。绝缘层包括露出电路图案的一部分的开口。为了防止基板的翘曲，在第二区域上配置有加强单元（300）。

37. 发明公开

KR1020070080828A 반도체 장치 失效
标题翻译：半导体器件
公开(公告)号：KR1020070080828A
公开(公告)日：2007-08-13
申请号：KR1020070011236
申请日：2007-02-02
申请人： 소니 가부시키가이샤
发明人： 스케가와슌이치 , 시게나미켄이치 , 쿠도마모루
IPC分类号： H01L23/12
CPC分类号： H01L24/73 , H01L23/3128 , H01L23/48 , H01L23/538 , H01L23/5385 , H01L25/0652 , H01L25/0657 , H01L2224/16225 , H01L2225/06517 , H01L2225/06527 , H01L2225/06572 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01023 , H01L2924/01033 , H01L2924/01074 , H01L2924/01082 , H01L2924/15311 , H01L2924/157 , H01L2924/19107
摘要： A semiconductor device is provided to perform a communication between communication chips by disposing two silicon interposers in a manner that the back surfaces of the two silicon interposers confront each other and by using an electrostatic induction of flat plates. A first plate-shaped member(101) is made of a material with high resistance wherein a circuit is formed on one surface of the first plate-shaped member. A second plate-shaped member(201) is made of a material with high resistance wherein a circuit is formed on one surface of the second plate-shaped member. A plurality of first flat plates(121-1) are disposed as a communication antenna on the surface of the first plate-shaped member on which the circuit is formed. A first communication part communicates through the first flat plate, disposed on the surface of the first plate-shaped member on which the circuit is formed. A plurality of second flat plates(221-1) are disposed as a communication antenna on the surface of the second plate-shaped member on which the circuit is formed. A second communication part communicates through the second flat plate, disposed on the surface of the second plate-shaped member on which the circuit is formed. The first and second plate-shaped members are disposed in a manner that the surfaces(103,203) of the first and second plate-shaped members on which the circuits are not formed confront each other. The first plate-shaped member has a bonding wire which receives power. The second plate-shaped member has a bump which receives power.
摘要翻译：提供一种半导体器件，以通过以两个硅插入件的背面彼此面对并通过使用平板的静电感应的方式设置两个硅插入件来执行通信芯片之间的通信。第一板状构件（101）由具有高电阻的材料制成，其中电路形成在第一板状构件的一个表面上。第二板状构件（201）由具有高电阻的材料制成，其中电路形成在第二板状构件的一个表面上。多个第一平板（121-1）作为通信天线设置在形成有电路的第一板状构件的表面上。第一通信部分通过第一平板连接，设置在形成电路的第一板状部件的表面上。多个第二平板（221-1）作为通信天线设置在形成有电路的第二板状构件的表面上。第二连通部分通过第二平板连接，设置在形成电路的第二板状部件的表面上。第一和第二板状构件以不形成电路的第一和第二板状构件的表面（103,203）彼此面对的方式设置。第一板状构件具有接合电力的接合线。第二板状构件具有接收动力的凸块。

38. 发明公开

KR1020060065245A 반도체 팩키지용 기판 스트립 无效
标题翻译：半导体封装衬底条
公开(公告)号：KR1020060065245A
公开(公告)日：2006-06-14
申请号：KR1020040104044
申请日：2004-12-10
申请人： 한화테크윈 주식회사
发明人： 장창수 , 노형호 , 이동훈
IPC分类号： H01L23/495 , H01L23/12
CPC分类号： H01L23/585 , H01L23/12 , H01L23/538
摘要： 본 발명은, 수지재와 섬유질을 코어로 하는 기판 스트립에서 크랙이 발생하지 않는 구조를 가진 반도체 팩키지용 기판 스트립을 제공하는 것을 목적으로 하며, 이러한 목적을 달성하기 위하여, 본 발명은: 적어도 하나의 반도체 칩이 실장되고, 반도체 칩을 포함한 몰딩 영역에서 몰딩되어서 하나의 반도체 팩키지를 이루는 유닛 기판들이 더미 기판에 의하여 상호 연결되도록 나란히 배치된 반도체 팩키지용 기판 스트립으로서, 하나의 유닛 기판은: 섬유질과 수지재를 구비한 적어도 한 층의 프리프레그로 이루어진 유닛 프리프레그층과; 유닛 프리프레그층의 적어도 일면에 패터닝된 유닛 회로패턴을 구비하고, 하나의 더미 기판은: 유닛 회로패턴과 동일한 재질로서 유닛 기판 사이를 연결하는 더미 프리프레그층과; 더미 프리프레그층의 적어도 일면에 적층되며 도전성 재료로 이루어진 복수의 보강부들로 이루어진 더미 패턴을 구비하며, 보강부는, 상기 더미 프리프레그층 상면이 일직선상으로 분리 없이 이웃하는 상기 유닛 기판들의 인접한 단면의 일측에 위치한 제1모서리간을 연결하는 제1가상선으로부터 상기 단면의 타측에 위치한 제2모서리간을 연결하는 제2가상선까지 이어지는 것을 방지하도록, 배치된 것을 특징으로 하는 반도체 팩키지용 기판 스트립을 제공한다.

39. 发明授权

KR100525176B1 세라믹 전자부품 및 그 제조방법 有权
标题翻译：陶瓷电子元件及其生产方法
公开(公告)号：KR100525176B1
公开(公告)日：2005-11-17
申请号：KR1020037010333
申请日：2002-09-05
申请人： 가부시키가이샤 노리타케 캄파니 리미티드 , 티디케이가부시기가이샤
发明人： 나가이아츠시 , 사토미노루
IPC分类号： C04B41/88 , C01B13/08
CPC分类号： C23C24/08 , B32B2311/08 , C04B35/62813 , C04B35/62823 , C04B41/009 , C04B41/5116 , C04B41/88 , C04B2111/00844 , C04B2235/408 , C04B2237/343 , C04B2237/408 , C23C30/00 , H01B1/16 , H01B1/22 , H01L23/49805 , H01L23/49883 , H01L23/538 , H01L2924/0002 , H05K1/092 , H05K3/403 , H05K3/4629 , Y10T29/435 , C04B41/4539 , C04B41/5031 , C04B41/4554 , C04B41/5042 , C04B41/5183 , C04B35/10 , C04B35/00 , H01L2924/00
摘要： 본 발명은, 소성 수축성, 접착 강도, 용접 내열성이나 용접 수용성 등이 우수한 표면 도체막(23) 및 측면 도체막(24)을 갖는 세라믹 전자부품(20)을 제공한다.
본 발명의 세라믹 전자부품 제조방법에서는, Ag 베이스의 금속 분말을 주성분으로 함유하고, 이 금속분말의 표면이 Al, Zr, Ti, Y, Ca, Mg 및, Zn으로 이루어지는 군으로부터 선택되는 어느 하나를 구성 요소로 하는 유기계 금속 화합물 또는 금속 산화물에 의해 코팅되어 있는 도체 페이스트를 사용하고, 세라믹 기재(21)에 도체막(23, 24, 25)을 형성한다. 여기서 사용하는 측면 도체막 형성용 페이스트는, (1). 해당 유기계 금속 화합물 또는 금속 산화물의 코팅량이 비교적 적을 것, 및/또는, (2). 부성분으로서 적어도 1종의 무기 산화물 분말을 함유하고 있을 것, 또는 이 무기 산화물 분말의 함유율이 비교적 높을 것 중 어느 하나에 의해 표면 도체막 형성용으로서 사용하는 페이스트와는 서로 다르다.

40. 发明公开

KR1020050102493A 멀티 칩 패키지 제조에 적합한 칩간 연결 방법 无效
标题翻译：连接到多芯片包装制造的连接方法
公开(公告)号：KR1020050102493A
公开(公告)日：2005-10-26
申请号：KR1020040027898
申请日：2004-04-22
申请人： 에스케이하이닉스 주식회사
发明人： 김범석
IPC分类号： H01L23/538
CPC分类号： H01L25/074 , H01L23/522 , H01L23/538
摘要： 본 발명은 멀티 칩 패키지 제조에 적합한 칩간 연결 방법을 개시한다. 개시된 본 발명의 방법은 웨이퍼 상에 칩 형성 영역 이외의 영역을 노출시키는 감광막 패턴을 형성하는 단계; 상기 노출된 웨이퍼 부분에 전기화학적 식각을 통해 다공을 형성하는 단계; 상기 다공이 형성된 웨이퍼 부분에 전기화학적 증착을 통해 금속막을 증착하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 웨이퍼의 칩 형성 영역에 반도체 칩을 구성하는 단계; 상기 금속막의 저면이 노출되도록 웨이퍼를 백 그라인딩 하는 단계; 및 상기 노출된 금속막을 이용하여 수 개의 반도체 칩들간을 전기적으로 상호 연결시키는 단계를 포함하는 것을 특징으로 한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式