专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明公开

KR1020150018942A 집적 회로 审中-实审
标题翻译：集成电路
公开(公告)号：KR1020150018942A
公开(公告)日：2015-02-25
申请号：KR1020130095142
申请日：2013-08-12
申请人： 에스케이하이닉스 주식회사
发明人： 김태훈 , 한성우 , 오익수 , 이준호 , 김현석 , 조선기 , 홍기철 , 아드리앙오제 , 안정일
IPC分类号： H01L21/768 , H01L21/28 , H01L27/11 , H01L21/8244
CPC分类号： H01L21/76898 , H01L23/49827
摘要： 관통 실리콘 비아를 포함하는 집적 회로에 관한 것으로, 회로 기판을 관통하는 관통 비아, 상기 회로 기판과 상기 관통 비아를 절연하기 위한 절연층, 및 상기 기판에 일정 깊이로 상기 회로 기판과 상기 절연층 사이에 형성되는 액티브 영역을 포함하는 집적 회로가 제공된다.
摘要翻译：本发明涉及一种包括硅通孔的集成电路。提供了集成电路，其包括穿过电路板的通孔，将通孔从电路板绝缘的绝缘层和形成在电路板上的有源区域和具有预设深度的绝缘层董事会。

22. 发明公开

KR1020140064275A 파워 패드 및 이를 포함하는 반도체 메모리 장치 审中-实审
标题翻译：电源线和半导体存储器件包括电源线
公开(公告)号：KR1020140064275A
公开(公告)日：2014-05-28
申请号：KR1020120131436
申请日：2012-11-20
申请人： 에스케이하이닉스 주식회사
发明人： 정부호 , 오익수 , 이준호 , 김현석 , 조선기 , 김양희
IPC分类号： H01L27/04 , H01L21/60
摘要： The present technique relates to a power pad capable of improving voltage drop in a core region, and a semiconductor memory device including the same. A power pad which supplies power to the inner part of an on-chip is arranged between a core region and a fuse region. Thereby, resistance is reduced by reducing the physical length of the power line which connects a power pad and the core region. In addition, the cause of the increase in resistance on the power line is removed by not allowing the power line to pass through the fuse region. Consequently, the voltage drop is improved in the core region, thereby improving the operational property of the entire semiconductor memory device.
摘要翻译：本技术涉及能够改善芯区域中的电压降的功率垫以及包括其的半导体存储器件。向芯片内部供电的功率垫配置在芯区域和保险丝区域之间。因此，通过减小连接功率垫和芯区域的电力线的物理长度来降低电阻。此外，通过不允许电力线通过熔丝区域来消除电力线上的电阻增加的原因。因此，核心区域的电压降得到改善，从而提高整个半导体存储器件的操作性能。

23. 发明公开

KR1020140028905A 차지 펌프를 포함한 적층형 반도체 메모리 장치 无效
标题翻译：具有充电泵的堆叠式半导体存储器件
公开(公告)号：KR1020140028905A
公开(公告)日：2014-03-10
申请号：KR1020120096279
申请日：2012-08-31
申请人： 에스케이하이닉스 주식회사
发明人： 조선기 , 오익수 , 이준호 , 김현석 , 정부호 , 김양희
IPC分类号： G11C5/02 , G11C5/14 , H01L23/48
CPC分类号： G11C5/02 , G11C5/063 , G11C5/145 , H02M3/07
摘要： A stacked semiconductor memory device containing a charge pump is disclosed. The stacked semiconductor memory device according to an embodiment of the present invention comprises a plurality of semiconductor memory devices staked to be able to access independently and a plurality of charge pumps provided in each of the semiconductor memory device, wherein the plurality of charge pumps are interconnected.
摘要翻译：公开了一种包含电荷泵的叠层半导体存储器件。根据本发明实施例的层叠半导体存储器件包括多个半导体存储器件，其被淀积以能够独立存取，以及设置在每个半导体存储器件中的多个电荷泵，其中多个电荷泵相互连接。

24. 发明公开

KR1020140003824A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020140003824A
公开(公告)日：2014-01-10
申请号：KR1020120070644
申请日：2012-06-29
申请人： 에스케이하이닉스 주식회사 , 한국과학기술원
发明人： 이준호 , 조종현 , 박준서 , 김정호
IPC分类号： H01L21/768 , H01L21/28
摘要： The present invention relates to a technique for reducing the propagation of the noise of a harmonic wave component to a substrate due to a signal applied to a TSV. According to the present invention, a semiconductor device includes a TSV penetrating a substrate and receiving a first signal and a bias voltage supply device supplying a bias voltage between the TSV and the substrate to form at least part of a first region defined by a voltage for the substrate of a first signal in a second region. At this time, constant capacitance between the TSV and the substrate is maintained in the second region.
摘要翻译：本发明涉及一种用于减少由于施加到TSV的信号而将谐波分量的噪声传播到衬底的技术。根据本发明，半导体器件包括穿透衬底并接收第一信号的TSV和在TSV和衬底之间提供偏置电压的偏置电压供给装置，以形成由电压定义的第一区域的至少一部分，在第二区域中的第一信号的衬底。此时，在第二区域中保持TSV和衬底之间的恒定电容。

25. 发明公开

KR1020130072060A 반도체 집적회로 및 그의 구동방법 无效
标题翻译：半导体集成电路及其驱动方法
公开(公告)号：KR1020130072060A
公开(公告)日：2013-07-01
申请号：KR1020110139607
申请日：2011-12-21
申请人： 에스케이하이닉스 주식회사
发明人： 정부호 , 이준호 , 김현석 , 조선기 , 김양희 , 김영원
IPC分类号： H01L27/00 , H01L21/768
CPC分类号： H01L27/0611 , H01L23/5286 , H01L27/0207
摘要： PURPOSE: A semiconductor integrated circuit and a method for driving the same are provided to minimize the influence of inductance by electrically short-circuiting a power line for supplying the source voltage for a specific purpose and a power line for supplying the source voltage for a general purpose. CONSTITUTION: A first power voltage (VDD) is applied to a first power voltage pad (110_0-110_n). A first power line (120) is connected to the first power voltage pad. A second power voltage (VDDQ) is applied to a second power voltage pad (130_0-130_k). A second power line (140) is parallel to the first power line. A switching part (150) selectively connects the first and the second power line in response to a test mode signal (TM,TMB).
摘要翻译：目的：提供一种半导体集成电路及其驱动方法，以通过电气短路用于为特定用途提供源极电压的电力线和用于为一般的电源供应源电压的电力线来最小化电感的影响目的。构成：将第一电源电压（VDD）施加到第一电源电压垫（110_0-110_n）。第一电源线（120）连接到第一电源电压垫。第二电源电压（VDDQ）被施加到第二电源电压焊盘（130_0-130_k）。第二电力线（140）平行于第一电力线。开关部分（150）响应于测试模式信号（TM，TMB）选择性地连接第一和第二电力线。

26. 发明公开

KR1020130055991A 전자파 차폐 회로 및 이를 포함하는 반도체 집적 장치 无效
标题翻译： EMI屏蔽电路和半导体集成装置，包括它们
公开(公告)号：KR1020130055991A
公开(公告)日：2013-05-29
申请号：KR1020110121702
申请日：2011-11-21
申请人： 에스케이하이닉스 주식회사
发明人： 이준호
IPC分类号： G11C7/10 , G11C7/22
CPC分类号： H03K19/00361
摘要： PURPOSE: An EMI shielding circuit and a semiconductor integrated device including the same are provided to reduce malfunction due to EMI by shielding the EMI from a semiconductor integrated circuit. CONSTITUTION: A data level comparing unit(200) generates a data comparison signal by comparing the number of low level data with the number of high level data transmitted to a plurality of data lines. A control signal generating unit(300) generates a driving control signal in response to the data comparison signal. A driver(400) for offsetting EMI outputs an EMI offset signal in response to the driving control signal. [Reference numerals] (110) First data driver; (120) Second data driver; (130) Third data driver; (200) Data level comparing unit; (300) Control signal generating unit; (400) Driver for offsetting EMI
摘要翻译：目的：提供EMI屏蔽电路和包括该EMI屏蔽电路的半导体集成器件，以通过屏蔽来自半导体集成电路的EMI来减少EMI引起的故障。构成：数据电平比较单元（200）通过将低电平数据的数量与发送到多个数据线的高电平数据的数量进行比较来生成数据比较信号。控制信号生成单元（300）响应于数据比较信号产生驱动控制信号。用于抵消EMI的驱动器（400）响应于驱动控制信号输出EMI偏移信号。（附图标记）（110）第一数据驱动器; （120）第二数据驱动器; （130）第三数据驱动程序; （200）数据级比较单元; （300）控制信号发生单元; （400）用于抵消EMI的驱动器

27. 发明公开

KR1020110109125A 반도체메모리칩 및 집적회로 无效
标题翻译：半导体存储器芯片和集成电路
公开(公告)号：KR1020110109125A
公开(公告)日：2011-10-06
申请号：KR1020100028716
申请日：2010-03-30
申请人： 에스케이하이닉스 주식회사
发明人： 김현석 , 한성우 , 이준호 , 정부호 , 김양희
IPC分类号： G11C11/21 , G11C7/10 , G11C5/14
CPC分类号： G11C5/14
摘要： 반도체메모리칩은 전원전압 및 접지전압을 인가하는 구동전압수신부와, 상기 전원전압 및 상기 접지전압을 공급받아 구동되어, 제1 데이터를 제1 데이터라인으로 출력하는 제1 데이터구동부와, 상기 전원전압 및 상기 접지전압을 공급받아 구동되어, 제2 데이터를 제2 데이터라인으로 출력하는 제2 데이터구동부와, 상기 제1 및 제2 데이터라인 사이에 연결된 MOS 트랜지스터를 포함한다.

28. 发明授权

KR101024241B1 반도체 장치 및 그를 포함하는 반도체 패키지 失效
标题翻译：半导体器件和半导体封装，包括它们
公开(公告)号：KR101024241B1
公开(公告)日：2011-03-29
申请号：KR1020080134579
申请日：2008-12-26
申请人： 에스케이하이닉스 주식회사
发明人： 이준호 , 이형동 , 김현석
IPC分类号： H01L27/04 , H01L23/52
CPC分类号： H01L23/5223 , H01G4/232 , H01G4/30 , H01G4/33 , H01G4/40 , H01L23/3128 , H01L23/481 , H01L23/642 , H01L25/0657 , H01L2224/05001 , H01L2224/05009 , H01L2224/05568 , H01L2224/0557 , H01L2224/056 , H01L2224/16146 , H01L2225/06513 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2924/00014 , H01L2924/15311 , H01L2924/19104 , H01L2224/05099
摘要： 적은 면적을 이용하여 전원접지망 잡음을 제거할 수 있는 반도체 장치에 관한 기술이 개시된다. 이러한 기술에 따르면 일단이 전원전압과 연결되고 타단이 접지전압과 전기적으로 연결된 적어도 하나 이상의 디커플링 커패시터를 포함하는 제1반도체 칩; 및 상기 제1반도체 칩과 전기적으로 연결된 제2반도체 칩을 포함하는 반도체 장치를 포함한다.
커패시터, 패드, 비아

29. 发明授权

KR101004684B1 적층형 반도체 패키지 失效
公开(公告)号：KR101004684B1
公开(公告)日：2011-01-04
申请号：KR1020080134578
申请日：2008-12-26
申请人： 에스케이하이닉스 주식회사
发明人： 이준호 , 이형동 , 김현석
IPC分类号： H01L23/12
CPC分类号： H01L23/552 , H01L23/3128 , H01L24/45 , H01L24/48 , H01L24/73 , H01L25/0657 , H01L2224/32145 , H01L2224/451 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2225/0651 , H01L2225/06517 , H01L2225/06541 , H01L2225/06572 , H01L2924/00014 , H01L2924/15311 , H01L2924/181 , H01L2924/3025 , H01L2924/00012 , H01L2224/32225 , H01L2924/00 , H01L2224/05599
摘要： 전자기파 또는 잡음에 의한 반도체 칩 내부회로의 오작동을 감소시킬 수 있는 적층형 반도체 패키지에 관한 기술이 개시된다. 이러한 기술에 따르면 배선기판; 상기 배선기판의 상부에 적층되며 상기 배선기판과 전기적으로 연결되는 다수의 반도체 칩; 및 상기 다수의 반도체 칩 사이에 적어도 하나 형성되며 소정 전압을 유지하는 차폐부를 포함한다.
반도체 칩, 패키지

30. 发明公开

KR1020090050575A 반도체 집적 회로 失效
标题翻译：半导体集成电路
公开(公告)号：KR1020090050575A
公开(公告)日：2009-05-20
申请号：KR1020070117092
申请日：2007-11-16
申请人： 에스케이하이닉스 주식회사
发明人： 이준호 , 박근우 , 최창규 , 김용주 , 한성우 , 이준우
IPC分类号： G11C5/14
CPC分类号： G05F3/08 , H03K19/0175
摘要： 본 발명은 제 1 전압 패드, 제 2 전압 패드, 상기 제 1 전압 패드와 상기 제 2 전압 패드사이에 연결된 안정화부를 포함하고, 상기 제 1 전압 패드는 제 1 내부 회로에 연결되며, 상기 제 2 전압 패드는 제 2 내부 회로에 연결됨을 특징으로 한다.
커패시터, 외부 전압, 노이즈

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式