专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明公开

KR1020170026185A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020170026185A
公开(公告)日：2017-03-08
申请号：KR1020160107038
申请日：2016-08-23
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 다까하시유끼오 , 마쯔우라히또시
IPC分类号： H01L29/739 , H01L23/525 , H01L23/62 , H01L27/112 , H01L29/66
CPC分类号： H01L23/5258 , H01L22/22 , H01L23/5228 , H01L27/0255 , H01L27/11582 , H01L28/00 , H01L29/0619 , H01L29/402 , H01L29/66348 , H01L29/7397
摘要： 반도체장치는, 반도체기판의주표면에형성된, 볼록상태의제1 절연막과, 반도체기판위에형성되며, 볼록상태의제1 절연막의주위를둘러싸도록형성된반도체기판의도전형과상이한도전형의제1 확산층과, 퓨즈소자를구성하는볼록상태의제1 절연막에걸치도록형성된제1 도전층과, 제1 도전층위에형성된제2 절연막을구비한다.
摘要翻译：半导体器件包括：具有主表面的半导体衬底; 形成为凸形并设置在所述半导体衬底的主表面上的第一绝缘膜; 第一扩散层，其形成在所述半导体基板上，并且设置成围绕形成为凸状的所述第一绝缘膜，所述第一扩散层的导电类型与所述半导体基板不同; 第一导电层，其形成为跨越形成为凸形的第一绝缘膜延伸，所述第一导电层形成熔丝元件; 以及设置在第一导电层上的第二绝缘膜。

22. 发明公开

KR1020170026172A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020170026172A
公开(公告)日：2017-03-08
申请号：KR1020160106785
申请日：2016-08-23
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 야마시따도모히로
IPC分类号： H01L29/66 , H01L29/792 , H01L27/115 , H01L21/02 , H01L29/78
CPC分类号： H01L27/11521 , H01L21/28282 , H01L21/823431 , H01L27/11568 , H01L27/1157 , H01L27/11573 , H01L27/1211 , H01L29/41791 , H01L29/42344 , H01L29/42376 , H01L29/66795 , H01L29/66833 , H01L29/7855 , H01L29/792
摘要： 반도체장치의성능을향상시킨다. 반도체장치는반도체기판(1)의일부분으로서반도체기판(1)의주면(1a)으로부터돌출되며, 제1 방향으로폭을가지도록제2 방향으로연장된핀(FA)과, 핀(FA) 상에게이트절연막(GIt)을개재하여배치되며, 제1 방향으로연장된제어게이트전극(CG)과, 핀(FA) 상에게이트절연막(GIm)을개재하여배치되며, 제1 방향으로연장된메모리게이트전극(MG)을가진다. 그리고, 게이트절연막(GIt)보다막 두께가큰 게이트절연막(GIm)을개재하여메모리게이트전극(MG)이배치된영역의핀(FA)의폭(WM1)은게이트절연막(GIt)을개재하여제어게이트전극(CG)이배치된영역의핀(FA)의폭(WC1)보다좁다.
摘要翻译：半导体器件包括：作为半导体衬底的从半导体衬底的主表面突出的部分的鳍具有沿第一方向的宽度，并沿第二方向延伸; 控制栅极电极，其经由第一栅极绝缘膜布置在所述鳍片上并沿所述第一方向延伸; 以及存储栅电极，其经由第二栅极绝缘膜设置在所述鳍片上并沿所述第一方向延伸。此外，通过具有大于第一栅极绝缘膜的膜厚度的第二栅极绝缘膜布置存储栅电极的区域中的鳍的宽度小于鳍的宽度，其中控制栅极通过第一栅极绝缘膜布置。

23. 发明公开

KR1020170018976A 반도체 장치 有权
公开(公告)号：KR1020170018976A
公开(公告)日：2017-02-20
申请号：KR1020177003780
申请日：2011-03-22
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 바바,신지 , 와따나베,마사끼 , 도꾸나가,무네하루 , 나까가와,가즈유끼
IPC分类号： H01L23/498 , H01L21/56 , H01L23/00 , H01L23/48
CPC分类号： H01L24/17 , H01L21/563 , H01L23/291 , H01L23/3135 , H01L23/3142 , H01L23/3171 , H01L23/49811 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L24/14 , H01L24/16 , H01L24/32 , H01L24/81 , H01L2224/0401 , H01L2224/05548 , H01L2224/05567 , H01L2224/1134 , H01L2224/13007 , H01L2224/13022 , H01L2224/13024 , H01L2224/13075 , H01L2224/13082 , H01L2224/131 , H01L2224/13144 , H01L2224/13147 , H01L2224/14136 , H01L2224/14155 , H01L2224/14177 , H01L2224/16227 , H01L2224/16237 , H01L2224/16238 , H01L2224/32225 , H01L2224/73204 , H01L2224/81191 , H01L2224/81193 , H01L2224/81815 , H01L2224/83102 , H01L2924/00014 , H01L2924/01029 , H01L2924/014 , H01L2924/1306 , H01L2924/13091 , H01L2924/3512 , H01L23/481 , H01L2924/00012 , H01L2924/00 , H01L2224/05552
摘要： 본발명의과제는반도체장치의신뢰성을향상시킬수 있는기술을제공한다. 본발명에서는, 반도체칩을탑재하는배선기판으로서, 빌드업기판을사용하지않고, 관통기판(THWB)을사용한다. 이에의해, 본발명에서는, 코어층만으로이루어지는관통기판을사용함으로써, 빌드업층과코어층과의열 팽창계수의상위를고려할필요가없고, 게다가빌드업층이존재하지않으므로, 빌드업층에형성되는미세한비아의전기적인절단도고려할필요가없게된다. 이결과, 본발명에따르면, 비용저감을도모하면서, 반도체장치의신뢰성향상을도모할수 있다.

24. 发明公开

KR1020170017784A 급전 시스템 및 급전 제어 방법 审中-实审
标题翻译：功率馈电系统和功率馈电控制方法
公开(公告)号：KR1020170017784A
公开(公告)日：2017-02-15
申请号：KR1020160099359
申请日：2016-08-04
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 우에끼다까노리
IPC分类号： G06F1/26 , G06F21/44 , H02J1/00
CPC分类号： G06F1/266 , G06F21/44 , H02J1/00 , H02J7/0052 , H02J2007/0001 , H02J2007/0062 , Y04S40/24
摘要： 본발명은 USB 전력전달표준을준수하는디바이스들사이의더욱안전한접속들을보장한다. 실시예에서, 급전시스템(1)은복수의전원전압들중 하나를선택하고 USB 인터페이스를통해급전동작을수행하고, 급전시스템은, 보안정보를보유하는보안제어기(38)를포함하는 USB 케이블(30); 및 USB 케이블(30)에접속되고, 인증자제어기(14)를포함하고 - 인증자제어기(14)는 USB 케이블(30)로부터수신된보안정보를이용하여 USB 케이블(30)을인증함 -, 복수의전원전압들중 하나를선택하는전압선택신호를수신하고, 전압선택신호에기초하여급전동작을수행하는호스트(10)를포함한다. 호스트(10)는, 인증이성공적으로수행되었을때, 전압선택신호에기초하여급전동작을수행한다.
摘要翻译：本发明确保符合USB功率传递标准的设备之间的更安全的连接。在一个实施例中，供电系统1选择多个电源电压中的一个并通过USB接口进行供电操作，并且供电系统包括：USB电缆30，其包括保存安全信息的安全控制器38，并且连接到USB电缆30的主机10包括认证器控制器14，认证器控制器14使用从USB电缆30接收的安全信息来认证USB电缆30，接收选择多个的电源电压，并且基于电压选择信号执行供电操作。当认证成功执行时，主机10基于电压选择信号执行供电操作。

25. 发明授权

KR101689885B1 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR101689885B1
公开(公告)日：2016-12-26
申请号：KR1020100042855
申请日：2010-05-07
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 사와다마히또 , 가네오까다쯔노리 , 호리따가쯔유끼
IPC分类号： H01L21/762 , H01L21/02 , H01L21/3105 , H01L27/088 , H01L29/06
CPC分类号： H01L29/0653 , H01L21/02164 , H01L21/02222 , H01L21/02282 , H01L21/02337 , H01L21/3105 , H01L21/76205 , H01L21/76229 , H01L27/088
摘要： 반도체소자의전기적특성에악영향을미치는것을저지하는소자분리구조를구비한반도체장치와그 제조방법을제공한다. 상대적으로폭이좁은소자분리홈에남겨지는실리콘산화막(9)의막 두께가, 상대적으로폭이넓은소자분리홈에남겨지는실리콘산화막(9)의막 두께보다도얇다. 실리콘산화막(9)이얇아진만큼, 압축응력이비교적높은 HDP-CVD법에의한실리콘산화막(10)(상층)이, 하층의실리콘산화막(9) 위에보다두껍게적층되어있다. 상대적으로폭이좁은소자분리홈에최종적으로형성되는소자분리산화막의압축응력이보다높아진다.
摘要翻译：提供一种具有能够阻碍对半导体元件的电特性的不利影响的元件隔离结构的半导体器件及其制造方法。留在具有相对窄的宽度的浅沟槽隔离中的第一氧化硅膜的厚度比留在具有较宽宽度的浅沟槽隔离中的第一氧化硅膜薄。通过HDP-CVD法具有相对高的压缩应力的第二氧化硅膜（上层）通过第一氧化硅膜的厚度较薄地层叠在下层的第一氧化硅膜上。最终形成在具有相对窄的宽度的浅沟槽隔离中的元件隔离氧化膜的压缩应力被更强化。

26. 发明公开

KR1020160140446A 반도체 장치 및 진단 테스트 방법 审中-实审
标题翻译：半导体器件和诊断测试方法
公开(公告)号：KR1020160140446A
公开(公告)日：2016-12-07
申请号：KR1020160064093
申请日：2016-05-25
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 시바하라신이찌 , 가와까미다이스께 , 이가꾸유따까
IPC分类号： G06F11/22 , G06F11/26 , G06F12/08 , G06F13/16 , G06F13/24
CPC分类号： G01R31/3177 , G01R31/31724 , G06F11/27 , G06F11/2205 , G06F11/26 , G06F12/0815 , G06F12/0877 , G06F13/1605 , G06F13/24
摘要： 본발명은, 스캔테스트를실행했다고해도, 테스트대상의처리회로가액세스하는기억회로에저장되는데이터의재기입을억제하는것을과제로한다. 본발명에따른반도체장치는, 기억회로와, 기억회로에저장된데이터를이용하여처리를실행함과함께, 처리의실행에따라기억회로에데이터를기입하는처리회로와, 처리회로가처리를실행하지않을때, 처리회로에대한스캔테스트를실행하는스캔테스트회로와, 처리회로에대한스캔테스트를실행하고있을때, 처리회로부터기억회로에대한데이터의기입을억제하는억제회로를구비한다.
摘要翻译：一种半导体装置，包括存储电路，处理电路，其使用存储在存储电路中的数据进行处理，并且在执行处理时将数据写入存储电路;扫描测试电路，当处理电路执行对处理电路的扫描测试时电路不执行处理，以及抑制电路，当执行对处理电路的扫描测试时，禁止将数据从处理电路写入存储电路。

27. 发明授权

KR101672605B1 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR101672605B1
公开(公告)日：2016-11-03
申请号：KR1020147008420
申请日：2011-09-30
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 가나자와,다까미쯔 , 아끼야마,사또루
IPC分类号： H01L21/60 , H01L21/822 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/04
CPC分类号： H01L25/072 , H01L21/8213 , H01L23/3107 , H01L23/3142 , H01L23/4952 , H01L23/49524 , H01L23/49562 , H01L23/49575 , H01L23/5384 , H01L23/5386 , H01L24/06 , H01L24/29 , H01L24/32 , H01L24/34 , H01L24/37 , H01L24/40 , H01L24/41 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L27/0207 , H01L27/0617 , H01L27/088 , H01L29/1066 , H01L29/1608 , H01L29/78 , H01L29/7802 , H01L29/808 , H01L29/8083 , H01L2224/04034 , H01L2224/04042 , H01L2224/05554 , H01L2224/0603 , H01L2224/291 , H01L2224/29139 , H01L2224/2919 , H01L2224/32145 , H01L2224/32245 , H01L2224/3701 , H01L2224/3702 , H01L2224/371 , H01L2224/37147 , H01L2224/40105 , H01L2224/40145 , H01L2224/40245 , H01L2224/40247 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48137 , H01L2224/48247 , H01L2224/48465 , H01L2224/4903 , H01L2224/49111 , H01L2224/49113 , H01L2224/73221 , H01L2224/73263 , H01L2224/73265 , H01L2224/83801 , H01L2224/8385 , H01L2924/00014 , H01L2924/01029 , H01L2924/10253 , H01L2924/10272 , H01L2924/12032 , H01L2924/12036 , H01L2924/12041 , H01L2924/1305 , H01L2924/1306 , H01L2924/13062 , H01L2924/13091 , H01L2924/181 , H01L2924/1815 , H01L2924/30107 , H01L2924/014 , H01L2924/00012 , H01L2224/48227 , H01L2924/00 , H01L2224/84
摘要： 반도체장치의신뢰성을향상할수 있는기술을제공한다. 본발명에있어서는, 반도체칩 CHP1의표면에형성되어있는게이트패드 GPj가, 그밖의리드(드레인리드 DL이나게이트리드 GL)보다도소스리드 SL에근접하도록배치되어있게된다. 이결과, 본발명에의하면, 게이트패드 GPj와소스리드 SL 사이의거리를짧게할 수있기때문에, 게이트패드 GPj와소스리드 SL을접속하는와이어 Wgj의길이를짧게할 수있다. 이러한점에서, 본발명에의하면, 와이어 Wgj에존재하는기생인덕턴스를충분히저감할수 있다.
摘要翻译：提供了能够提高半导体器件的可靠性的技术。在本发明中，形成在半导体芯片CHP1的前表面上的栅极焊盘GPj被布置成比其他引线（漏极引线DL和栅极引线GL）更靠近源极引线SL。结果，根据本发明，可以缩短栅极焊盘GPj和源极引线SL之间的距离，从而可以缩短用于将栅极焊盘GPj和源极引线SL连接在一起的焊丝Wgj的长度。因此，根据本发明，可以充分地减小存在于导线Wgj中的寄生电感。

28. 发明公开

KR1020160121409A 반도체 장치, 차내 밸브 시스템 및 솔레노이드 구동기 审中-实审
标题翻译：半导体装置车内阀门系统和电磁阀驱动器
公开(公告)号：KR1020160121409A
公开(公告)日：2016-10-19
申请号：KR1020160040164
申请日：2016-04-01
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 콘도사토시 , 쿠보카즈아키 , 이타노노리유키
IPC分类号： H03K17/14 , H03K17/687 , F02D41/20
CPC分类号： H01F7/064 , H01F7/1844 , H01F2007/1866 , H01F2007/1888 , H03F3/45475 , H03F2203/45588 , H03F2203/45594 , H03F2203/45616 , H03K17/145 , F02D41/20 , G01R1/203 , G01R19/25 , H01F7/1805 , H01H47/325 , H03K17/6871
摘要： 출력구동회로는출력단을통해차량에장착된솔레노이드에출력전류를출력한다. 검출저항기는출력단과상기출력구동회로사이에접속되어있다. 증폭유닛은검출저항기의양단사이의전압을증폭함으로써생성된아날로그검출신호를출력하도록구성된다. 전류발생회로는기준전류를출력하도록구성된다. 기준저항기는전류발생회로와그라운드사이에접속되어있으며, 기준전류에따라기준전압을출력하도록구성된다. A/D 변환기는기준전압을기준으로하여아날로그검출신호를디지털검출신호로변환하도록구성된다. 제어회로는디지털검출신호에따라출력구동회로로부터출력된출력전류를제어하도록구성된다.

29. 发明授权

KR101665706B1 반도체 장치의 제조 방법 有权
标题翻译：半导体器件的制造方法
公开(公告)号：KR101665706B1
公开(公告)日：2016-10-12
申请号：KR1020100005674
申请日：2010-01-21
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 아끼바도시히꼬 , 기무라미노루 , 오다기리마사오
IPC分类号： H01L21/301
CPC分类号： H01L21/78 , B28D5/022 , H01L23/3121 , H01L24/48 , H01L24/49 , H01L2224/05554 , H01L2224/48095 , H01L2224/48247 , H01L2224/48465 , H01L2224/49171 , H01L2924/00014 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/01078 , H01L2924/01079 , H01L2924/10156 , H01L2924/10157 , H01L2924/10253 , H01L2924/14 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 최근에는, 반도체프로세스의축소화에수반하여, 각배선층사이에형성된절연층의두께가얇아지는경향이있고, 각배선층사이에서기생용량이생기지않도록, 다층배선에서의절연층의재료로서, 유전율이낮은재료가적용되어오고있다. 그러나, Low-k재의구성은, 통상의절연층에비해재료강도자체가낮다. 또한, 포러스계의 Low-k재에서는, 구조적으로더욱무르게된다. 본원발명은, Low-k층을포함하는다층배선층을갖는반도체장치의제조방법에서, 반도체웨이퍼에대하여테이퍼를갖는블레이드로홈을형성한후, 이홈 폭보다도얇은스트레이트블레이드로분할하는스텝컷트방식의다이싱처리를할 때에, 다층배선층부분은, 테이퍼면으로커버된상태에서절삭되고, 그후, 그부분에는접촉하지않는날이얇은블레이드로웨이퍼가분리되므로, 비교적무른 Low-k층에데미지를주는일이없다.

30. 发明公开

KR1020160115680A 처리 장치 및 처리 장치의 제어 방법 审中-实审
标题翻译：处理装置及其控制方法
公开(公告)号：KR1020160115680A
公开(公告)日：2016-10-06
申请号：KR1020160001450
申请日：2016-01-06
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 우에다히로시 , 모치즈키세이지 , 카야토시유키 , 이와타켄이치 , 마츠바라카츠시게
IPC分类号： H04N7/08 , H04N5/46 , H04N19/00 , H04N19/12
CPC分类号： G06F13/4068 , G06F9/5066 , G06F13/28 , H04N19/176 , H04N19/423 , H04N19/436
摘要： [과제] 다른처리유닛의데이터가원인으로버스트래픽이증가한다는점. [해결수단] 복수의처리유닛(401-0~401-M)의각각에대응하고, 처리유닛간에데이터를전송하는복수의전송모듈(402-0~402-M)을마련한다. 그리고, 복수의처리유닛(401-0~401-M)마다, 처리유닛내의서브유닛과, 처리유닛에대응해서마련된전송모듈을제1 링버스(403-0~403-M)에의해서링 형상으로접속한다. 또한, 복수의전송모듈(402-0~402-M)을제2 링버스(404)에의해서링 형상으로접속한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式