专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明公开

KR1020060033866A 전자 장치, 조립체 및 전자 장치 제조 방법 有权
标题翻译：电子设备，组装和制造电子设备的方法
公开(公告)号：KR1020060033866A
公开(公告)日：2006-04-20
申请号：KR1020057024459
申请日：2004-06-11
申请人： 엔엑스피 비 브이
发明人： 루즈붐프레디 , 부이즈스맨아드리아누스에이제이 , 가맨드페트리스 , 케메렌안토니우스엘에이엠 , 후버트제라르두스티엠
IPC分类号： H01L23/02
CPC分类号： H01L23/66 , H01L21/486 , H01L21/76898 , H01L23/481 , H01L23/49827 , H01L23/49838 , H01L23/49872 , H01L24/16 , H01L25/0657 , H01L25/18 , H01L27/0805 , H01L28/60 , H01L29/0657 , H01L29/66181 , H01L2223/6622 , H01L2223/6666 , H01L2224/05001 , H01L2224/05009 , H01L2224/05568 , H01L2224/0557 , H01L2224/16225 , H01L2224/16265 , H01L2225/06517 , H01L2225/06548 , H01L2225/06572 , H01L2924/00014 , H01L2924/0002 , H01L2924/1205 , H01L2924/1431 , H01L2924/1434 , H01L2924/3011 , H01L2924/00 , H01L2224/05599 , H01L2224/05124 , H01L2224/05147
摘要： A semiconductor substrate comprises both vertical interconnects and vertical capacitors with a common dielectric layer. The substrate can be suitably combined with further devices to form an assembly. The substrate can be made in etching treatments including a first step on the one side, and then a second step on the other side of the substrate.
摘要翻译：半导体衬底包括垂直互连和具有公共电介质层的垂直电容器。衬底可以适当地与另外的装置组合以形成组件。衬底可以在包括一侧的第一步骤，然后在衬底的另一侧上的第二步骤的蚀刻处理中制成。

12. 发明公开

KR1020030011583A 집적회로들의 직류(ＤＣ) 및 무선 주파수(ＲＦ) 차폐 방법 및 구조 有权
标题翻译：集成电路直流和射频屏蔽的方法与结构
公开(公告)号：KR1020030011583A
公开(公告)日：2003-02-11
申请号：KR1020020042921
申请日：2002-07-22
申请人： 에이저 시스템즈 가디언 코포레이션
发明人： 이바노브토니지. , 캐롤마이클에스. , 싱랜비르
IPC分类号： H01L27/04
CPC分类号： H01L21/76251 , H01L23/5283 , H01L23/552 , H01L23/66 , H01L2223/6622 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: A method and structure for DC and RF shielding of integrated circuits are provided to isolate various analog and digital circuits which combine to form an integrated circuit, from each other. CONSTITUTION: A receded or polished upper surface(46) icludes upper surface(48) of vertical conductive material(56) and upper surface(52) of isolated silicon islands(50). Isolated silicon islands are therefore surrounded subjacently by subjacent portion(54) of conductive film(32) and are surrounded laterally and peripherally by vertical portions of conductive film. Although only two opposed lateral sides of the centrally disposed silicon island are shown in the two-dimension, all of the lateral edges of silicon island are bounded by vertical sections of conductive film. Substructure(90) now includes a top portion consisting of conductive film and silicon impurity region(14) including isolated silicon islands, and a bottom portion formed of dielectric film(40).
摘要翻译：目的：提供集成电路的直流和射频屏蔽的方法和结构，以隔离彼此组合形成集成电路的各种模拟和数字电路。构成：后退或抛光的上表面（46）包含垂直导电材料（56）的上表面（48）和隔离的硅岛（50）的上表面（52）。隔离的硅岛因此被导电膜（32）的下部（54）所包围，并被导电膜的垂直部分横向和外围包围。尽管中心设置的硅岛的两个相对的侧面仅示出为二维，但是硅岛的所有横向边缘均由导电膜的垂直部分限定。子结构（90）现在包括由导电膜和包括隔离的硅岛的硅杂质区（14）组成的顶部和由电介质膜（40）形成的底部。

13. 发明公开

KR1020020076512A 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법 失效
标题翻译：在半导体衬底上浮动三维金属器件及其制造方法及其制造方法
公开(公告)号：KR1020020076512A
公开(公告)日：2002-10-11
申请号：KR1020010016404
申请日：2001-03-29
申请人： 한국과학기술원
发明人： 윤준보 , 윤의식 , 김충기 , 한철희
IPC分类号： H01L29/00
CPC分类号： H01L27/08 , H01L23/5227 , H01L23/66 , H01L2223/6622 , H01L2223/6627 , H01L2924/0002 , H01L2924/1903 , H05K3/4092 , H01L2924/00
摘要： PURPOSE: A floating 3-D metal device on a semiconductor substrate, a circuit of the same, and a method for fabricating the same are provided to improve capacity of a semiconductor device by reducing a loss of a signal. CONSTITUTION: A substrate(11) is prepared. A 3-D sacrificial mold is formed on the substrate. The 3-D mold has the first space extended from a bottom metal layer(13) of the 3-D sacrificial mold to an upper portion and the second space separated from the bottom metal layer(13) of the 3-D sacrificial mold. The first space and the second space are filled by the third metal layer(21). The 3-D sacrificial mold is removed. The third metal layer(21) of a spiral shape is supported by the first support plates(22). A 3-D spiral inductor(104) is fabricated by installing a bottom ground metal layer(29) on a lower portion.
摘要翻译：目的：提供半导体衬底上的浮置3-D金属器件及其电路及其制造方法，以通过减少信号的损失来提高半导体器件的容量。构成：制备基材（11）。在基板上形成3-D牺牲模具。 3-D模具具有从3-D牺牲模具的底部金属层（13）延伸到上部的第一空间和与3-D牺牲模具的底部金属层（13）分离的第二空间。第一空间和第二空间由第三金属层（21）填充。去除3-D牺牲模具。螺旋形的第三金属层（21）由第一支撑板（22）支撑。通过在下部安装底部接地金属层（29）来制造3-D螺旋电感器（104）。

14. 发明公开

KR1020020019413A 반도체 기판 및 집적 통신 회로 失效
标题翻译：集成电磁屏蔽装置
公开(公告)号：KR1020020019413A
公开(公告)日：2002-03-12
申请号：KR1020010054182
申请日：2001-09-04
申请人： 엔엑스피 비 브이
发明人： 가망드파트라이스 , 데라토르알라인
IPC分类号： H01L21/76
CPC分类号： H01L23/552 , H01L23/5225 , H01L2223/6622 , H01L2924/0002 , H05K9/0039 , H01L2924/00
摘要： PURPOSE: Provided is a device for isolating at least one electrical or electronic element integrated on a semiconductor substrate. CONSTITUTION: In order to isolate at least one electrical or electronic element(16,58), such as an interconnecting part integrated on a semiconductor substrate(12), the device has an assembly which has at least one isolating unit which is selected from among isolating layers(84,86,90), extending inside the substrate and at least two layered conductors(60,62,64,66,68,70), whose height exceeds that of the element and which are integrated inside the substrate and extend along the element on both sides of the element.
摘要翻译：目的：提供一种用于隔离集成在半导体衬底上的至少一个电子或电子元件的装置。构成：为了隔离至少一个电子或电子元件（16,58），例如集成在半导体衬底（12）上的互连部件，该装置具有至少一个隔离单元的组件，该组件选自隔离层（84,86,90），其在衬底内部延伸，并且至少两层分层导体（60,62,64,66,68,70），其高度超过该元件的高度，并且集成在衬底内并延伸沿着元素两侧的元素。

15. 发明公开

KR1020000062564A 다중층 전극을 가진 적층 세라믹 및 그 제조방법 有权
标题翻译：具有多层电极的多层电极
公开(公告)号：KR1020000062564A
公开(公告)日：2000-10-25
申请号：KR1020000007504
申请日：2000-02-17
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 버크하트,빈센트이.
IPC分类号： H01L21/00
CPC分类号： H01L21/486 , C04B37/026 , C04B2237/08 , C04B2237/122 , C04B2237/366 , C04B2237/592 , C04B2237/62 , C23C14/50 , H01L21/4857 , H01L21/6833 , H01L23/49827 , H01L2223/6622 , H01L2924/0002 , H01L2924/00
摘要： 다중층전극을가진적층세라믹바디를포함하는장치와이 장치를제조하는방법이개시되어있다. 적층세라믹바디는세라믹물질층으로구성되고, 이때특정층의일부가전기전도성물질(electrically conductive material)의중간층으로실크스크린된다. 연이어서소결(sintering)하여, 전기적전도성물질층으로이루어진다중층전극을보유한고형세라믹바디가형성된다. 상기장치는세라믹바디내로부분적으로연장되고, 이들전극중 적어도하나와교차하는전기적연결구(electrical connector)를추가로포함한다.

16. 发明公开

KR1020160013040A 전자 시스템을 위한 고 전도성 고 주파수 비아 有权
标题翻译：通过电子系统的高电导率高频
公开(公告)号：KR1020160013040A
公开(公告)日：2016-02-03
申请号：KR1020157033714
申请日：2013-06-27
申请人： 인텔 아이피 코포레이션
发明人： 바르스한스-요아힘 , 만코프레인하르드 , 몰제르볼프강 , 고스너하랄드 , 무엘러크리스티안
IPC分类号： H01L21/768 , H01L23/48 , H01L23/532
CPC分类号： H01L23/481 , H01L21/7682 , H01L21/76831 , H01L21/76877 , H01L21/76898 , H01L23/53228 , H01L23/53242 , H01L23/53276 , H01L23/66 , H01L2221/1094 , H01L2223/6622 , H01L2924/0002 , H01L2924/00
摘要： 고주파수에서전도성을갖는관통형실리콘비아가설명된다. 일예에서, 비아는실리콘다이의적어도일부를관통하는채널을포함한다. 제1 전도층은제1 전기적전도성을갖는다. 제2 전도층은제1 전도층의외부표면을덮고제1 전기적전도성보다더 높은제2 전기적전도성을갖는다.

17. 发明授权

KR101589843B1 3D 집적 회로 적층을 위한 층간 통신들 有权
标题翻译： 3D集成电路堆栈的3D INTERLAYER通信
公开(公告)号：KR101589843B1
公开(公告)日：2016-01-28
申请号：KR1020147008172
申请日：2011-09-30
申请人： 인텔 코포레이션
发明人： 드로에게,구이도 , 린케뷔치,니클라스 , 쉐퍼,안드레
IPC分类号： H01L27/00 , H01L21/768
CPC分类号： H01L25/0657 , G11C5/04 , G11C5/063 , G11C7/1057 , G11C7/1084 , H01L23/481 , H01L23/5223 , H01L23/642 , H01L2223/6622 , H01L2224/16145 , H01L2225/06513 , H01L2225/06544
摘要： 일부실시예들은 3D 적층된모듈들을위한용량성 AC 커플링층간통신들을제공한다.

18. 发明公开

KR1020140096669A 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020140096669A
公开(公告)日：2014-08-06
申请号：KR1020130009518
申请日：2013-01-28
申请人： 서울대학교산학협력단 , 에스케이하이닉스 주식회사
发明人： 이종호 , 김경도
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L21/76877 , H01L21/02164 , H01L21/265 , H01L21/324 , H01L21/76831 , H01L21/76898 , H01L23/481 , H01L23/552 , H01L24/16 , H01L25/0657 , H01L2223/6622 , H01L2224/16145 , H01L2224/16225 , H01L2225/06541 , H01L2924/12036 , H01L2924/1305 , H01L2924/13091 , H01L2924/15311 , H01L2924/00
摘要： The present invention relates to a semiconductor device and a manufacturing method thereof. The semiconductor device according to an embodiment of the present invention comprises a P-type semiconductor substrate with an integrated circuit on at least one surface; one or more through electrodes inserted into the semiconductor substrate; a dielectric layer formed between the semiconductor substrate and the through electrodes; an N-type impurity region in contact with one portion of the dielectric layer, formed within the semiconductor substrate to expose the other part of the dielectric layer, and providing electrons to form an inversion layer on the surface of the semiconductor substrate facing the exposed part of the dielectric layer; and a power circuit providing bias voltage or ground by being electrically connected to the impurity region to be coupled to an electrical signal passing through the through electrodes and form the inversion layer.
摘要翻译：半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。根据本发明实施例的半导体器件包括在至少一个表面上具有集成电路的P型半导体衬底; 一个或多个通过电极插入到半导体衬底中; 形成在所述半导体衬底和所述通孔之间的电介质层; 与半导体衬底的一部分接触形成的N型杂质区，以暴露电介质层的另一部分，以及提供电子以在面向暴露部分的半导体衬底的表面上形成反型层的介电层; 以及电源电路，通过电连接到杂质区域提供偏置电压或接地，以耦合到穿过通孔的电信号并形成反转层。

19. 发明公开

KR1020120104641A 다층프린트배선판 无效
公开(公告)号：KR1020120104641A
公开(公告)日：2012-09-21
申请号：KR1020127022663
申请日：2005-02-03
申请人： 이비덴 가부시키가이샤
发明人： 이나가키야스시 , 사노카츠유키
IPC分类号： H05K3/46 , H05K3/42
CPC分类号： H05K1/0237 , H01L21/4857 , H01L23/49822 , H01L23/49827 , H01L23/50 , H01L23/5383 , H01L23/66 , H01L24/81 , H01L2223/6616 , H01L2223/6622 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/13111 , H01L2224/16225 , H01L2224/81192 , H01L2224/81801 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01019 , H01L2924/01023 , H01L2924/01025 , H01L2924/01029 , H01L2924/0103 , H01L2924/01032 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01051 , H01L2924/01058 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01084 , H01L2924/014 , H01L2924/09701 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/15312 , H01L2924/15787 , H01L2924/19041 , H01L2924/19105 , H01L2924/19106 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/351 , H05K1/0224 , H05K1/0263 , H05K1/0265 , H05K1/111 , H05K1/115 , H05K1/144 , H05K1/185 , H05K3/4602 , H05K2201/0352 , H05K2201/09309 , H05K2201/09536 , H05K2201/09736 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： 고주파영역의 IC칩, 특히 3GHz를 초과하여도 오동작이나 에러가 발생하지 않는 패키지 기판을 제공하는 것을 목적으로 하며, 상기 목적을 해결하기 위해, 코어기판(30) 상의 도체층(34P)을 두께 30㎛로 형성하고, 층간수지절연층(50) 상의 도체회로(58)를 15㎛로 형성한다. 도체층(34P)을 두껍게 하므로, 도체 자체의 체적을 증가시키고, 저항을 저감시킬 수 있다. 또한, 도체층(34)을 전원층으로 사용하므로, IC칩으로의 전원 공급능력을 향상시킬 수 있다.

20. 发明授权

KR101088338B1 다층프린트배선판 有权
标题翻译：多层印刷线路板
公开(公告)号：KR101088338B1
公开(公告)日：2011-11-30
申请号：KR1020087023063
申请日：2005-02-03
申请人： 이비덴 가부시키가이샤
发明人： 이나가키야스시 , 사노카츠유키
IPC分类号： H05K3/46 , H05K3/40
CPC分类号： H01L23/66 , H01L21/4857 , H01L23/49822 , H01L23/49827 , H01L23/50 , H01L23/5383 , H01L23/5386 , H01L24/81 , H01L2223/6616 , H01L2223/6622 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/13111 , H01L2224/16225 , H01L2224/81192 , H01L2224/81801 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01019 , H01L2924/01023 , H01L2924/01025 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01051 , H01L2924/01058 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01084 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/15312 , H01L2924/15787 , H01L2924/19041 , H01L2924/19043 , H01L2924/19105 , H01L2924/19106 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/351 , H05K1/056 , H05K3/429 , H05K3/4602 , H05K3/4608 , H05K3/4641 , H05K2201/0352 , H05K2201/09536 , H05K2201/09736 , H05K2201/098 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： 고주파영역의 IC칩, 특히 3GHz를 초과하여도 오동작이나 에러가 발생하지 않는 패키지기판을 제공하는 것을 목적으로 하며, 상기 목적을 달성하기 위해 코어기판(30) 상의 도체층(34P)을 두께 30㎛로 형성하고, 층간수지절연층(50) 상의 도체회로(58)를 15㎛로 형성한다. 도체층(34P)을 두껍게 하므로, 도체자체의 체적이 증가되고, 저항을 저감시킬 수 있다. 또한, 도체층(34)을 전원층으로서 사용하므로, IC칩으로의 전원 공급능력을 향상시킬 수 있다.
다층프린트배선판

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式