专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150058201A 노이즈 감쇠 벽 审中-实审
标题翻译：噪声衰减墙
公开(公告)号：KR1020150058201A
公开(公告)日：2015-05-28
申请号：KR1020157006502
申请日：2013-08-21
申请人： 자일링크스 인코포레이티드
发明人： 에르트만크리스토프 , 쿨렌에드워드 , 로우니돈나차
IPC分类号： H01L23/498 , H01L23/538 , H01L23/66 , H01L23/00 , H01L25/065
CPC分类号： H01L23/49827 , H01L23/5382 , H01L23/5384 , H01L23/552 , H01L23/66 , H01L24/16 , H01L25/0655 , H01L2223/6622 , H01L2224/16225 , H01L2924/14 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311
摘要： 장치의실시형태가개시된다. 장치의이 실시형태에있어서, 인터포저(203)는제1 비아(211)를구비한다. 제1 상호접속부(205) 및제2 상호접속부(206)가인터포저(203)의양면들에각각결합된다. 제1 상호접속부(205)의제1 부분및 제1 상호접속부(205)의제2 부분은그 사이에격리영역(220)을규정하도록서로로부터이격된다. 기판(204)은제2 비아(212)를구비한다. 제3 상호접속부(207) 및제2 상호접속부(206)가패키지기판(204)의양면들에각각결합된다. 제1 비아(211)의제1 부분및 제2 비아(212)의제1 부분은둘 다격리영역(220) 내에있고제2 상호접속부(206)의제1 부분에의해서로결합된다.

2. 发明公开

KR1020140093623A ＴＯ 하우징 및 이의 제조 방법 有权
标题翻译：外壳及其制造方法
公开(公告)号：KR1020140093623A
公开(公告)日：2014-07-28
申请号：KR1020140005429
申请日：2014-01-16
申请人： 쇼오트 아게
发明人： 헤틀러로베르트 , 탄케니스 , 미터마이어게오르크 , 드뢰게뮐러카르스텐
IPC分类号： H01L23/66 , H01L29/86
CPC分类号： H01L23/08 , H01L23/045 , H01L23/3157 , H01L23/64 , H01L23/66 , H01L24/05 , H01L24/48 , H01L24/49 , H01L2223/6622 , H01L2224/04042 , H01L2224/05554 , H01L2224/32225 , H01L2224/32245 , H01L2224/48011 , H01L2224/48091 , H01L2224/48137 , H01L2224/48245 , H01L2224/49171 , H01L2224/49175 , H01L2224/85203 , H01L2224/85205 , H01L2224/85207 , H01L2924/00014 , H01L2924/12042 , H01L2924/12043 , H01L2924/181 , H01L2924/3011 , H01L2924/30111 , H01L2924/2065 , H01L2924/20649 , H01L2924/20645 , H01L2924/20644 , H01L2924/20643 , H01L2224/45099 , H01L2924/00
摘要： The present invention relates to a TO housing and a method for producing the same. The TO housing and a method for producing the same according to one embodiment of the present invention includes a socket which receives a device (5). According to the embodiment of the present invention, the TO housing is arranged in an air gap between a printed circuit board (12) and the socket. According to the embodiment of the present invention, the TO housing has a connection part which has a protrusion part.
摘要翻译：本发明涉及一种TO壳体及其制造方法。根据本发明的一个实施例的TO壳体及其制造方法包括一个容纳装置（5）的插座。根据本发明的实施例，TO壳体布置在印刷电路板（12）和插座之间的气隙中。根据本发明的实施例，TO壳体具有连接部分，该连接部分具有突出部分。

3. 发明公开

KR1020130117329A 비아 라스트 관통 비아를 위한 방법 및 장치 有权
标题翻译：通过六角形的方法和装置
公开(公告)号：KR1020130117329A
公开(公告)日：2013-10-25
申请号：KR1020130014830
申请日：2013-02-12
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 첸쥬잉 , 첸파오퉁 , 양둔니안 , 리우젠청
IPC分类号： H01L21/28 , H01L21/768 , H01L27/146
CPC分类号： H01L27/14687 , H01L21/76831 , H01L23/49827 , H01L23/5384 , H01L27/14634 , H01L27/14636 , H01L27/1464 , H01L27/1469 , H01L2223/6622 , H01L2224/13 , H01L2924/13091 , H01L2924/00
摘要： PURPOSE: A method for a via last penetrating via and a device thereof are provided to restrict oxide cracking and metal extrusion by forming an oxide penetrating via using a low temperature etching process. CONSTITUTION: At least one via (40) is formed in a carrier wafer (41). At least one via is filled with an oxide (42). The carrier wafer is mounted on a second wafer (11). A penetrated via expanded through the carrier wafer is etched. The oxide penetrating via expanded through the oxide of the penetrated via is filled with a conductive material (31).
摘要翻译：目的：提供一种通孔最后穿透通孔及其装置的方法，以通过使用低温蚀刻工艺形成穿透通孔的氧化物来限制氧化物开裂和金属挤出。构成：至少一个通孔（40）形成在载体晶片（41）中。至少一个通孔填充有氧化物（42）。载体晶片安装在第二晶片（11）上。蚀刻通过载体晶片膨胀的穿透孔。穿过穿透过的通孔的氧化物的氧化物穿透被填充有导电材料（31）。

4. 发明公开

KR1020120064610A 고밀도 3차원 집적 커패시터 有权
标题翻译：高密度三维集成电容器
公开(公告)号：KR1020120064610A
公开(公告)日：2012-06-19
申请号：KR1020110104751
申请日：2011-10-13
申请人： 테세라, 인코포레이티드
发明人： 오가네시안베이그 , 하바벨가셈 , 모하메드일야스 , 사발리아피유시
IPC分类号： H01G4/12 , H01L27/02
CPC分类号： H01L28/91 , H01L23/481 , H01L28/60 , H01L2223/6622 , H01L2924/0002 , H01L2924/09701 , H01L2924/00
摘要： PURPOSE: A high density three-dimensional integrated capacitor is provided to give good dielectric insulation to a substrate and a conductive plate by forming an insulating dielectric layer on an inner surface of a through opening and a part of a first side and a second side. CONSTITUTION: A component(10) includes a substrate(20) and a capacitor(40). The substrate includes an opening(30) extended from a first side(21) to a second side(22). An insulating dielectric layer(50) is located on an inner surface(31) of the opening. A capacitor dielectric layer divides a first electrical conductive plate(60) and a second electrical conductive plate(70). A dielectric region(90) is located on a plate and the dielectric layer.
摘要翻译：目的：提供高密度三维集成电容器，通过在通孔的内表面和第一侧和第二侧的一部分的内表面上形成绝缘电介质层，为基板和导电板提供良好的介电绝缘。构成：组件（10）包括衬底（20）和电容器（40）。衬底包括从第一侧（21）延伸到第二侧（22）的开口（30）。绝缘电介质层（50）位于开口的内表面（31）上。电容器电介质层划分第一导电板（60）和第二导电板（70）。电介质区域（90）位于板和电介质层上。

5. 发明授权

KR101108947B1 고밀도 3차원 집적 커패시터 有权
标题翻译：高密度三维集成电容器
公开(公告)号：KR101108947B1
公开(公告)日：2012-02-08
申请号：KR1020110026686
申请日：2011-03-25
申请人： 테세라, 인코포레이티드
发明人： 오가네시안베이그 , 하바벨가셈 , 모하메드일야스 , 사발리아피유시
IPC分类号： H01G4/12 , H01L27/02
CPC分类号： H01L28/91 , H01L23/481 , H01L28/60 , H01L2223/6622 , H01L2924/0002 , H01L2924/09701 , H01L2924/00
摘要： PURPOSE: A 3D integrated capacitor with high density is provided to remove a noise and reduce inductance by connecting a ground plane to an external ground layer through a trace and via. CONSTITUTION: A substrate(20) has a first surface(21), a second surface(22), and a through opening(30) extended between the first surface and the second surface. A first metal element is exposed to the first surface and is extended to the through opening. A first electrode(63) is connected to the first metal element. A second metal element is exposed to the second surface and is extended to the through opening. A second electrode(73) is connected to the second metal element. A capacitor dielectric layer separates and insulates the first metal element from the second metal element. A dielectric area(90) is located on the dielectric layer and a plate(60,70).
摘要翻译：目的：提供高密度的3D集成电容器，以通过迹线和通孔将接地平面连接到外部接地层来消除噪声并降低电感。构成：衬底（20）具有在第一表面和第二表面之间延伸的第一表面（21），第二表面（22）和通孔（30）。第一金属元件暴露于第一表面并延伸到通孔。第一电极（63）连接到第一金属元件。第二金属元件暴露于第二表面并延伸到通孔。第二电极（73）连接到第二金属元件。电容器电介质层将第一金属元件与第二金属元件隔离并绝缘。电介质区域（90）位于电介质层和板（60,70）上。

6. 发明授权

KR101088546B1 백-투-프론트 비어 프로세스 有权
标题翻译：背后的过程
公开(公告)号：KR101088546B1
公开(公告)日：2011-12-05
申请号：KR1020077029389
申请日：2006-06-14
申请人： 쿠퍼 에셋 엘티디. 엘.엘.씨.
发明人： 트레자,존
IPC分类号： H01L21/28 , H01L21/3205 , H01L23/52
CPC分类号： H01L24/94 , H01L21/6835 , H01L21/76898 , H01L23/427 , H01L23/48 , H01L23/481 , H01L23/49827 , H01L23/5389 , H01L23/552 , H01L23/66 , H01L24/11 , H01L24/13 , H01L24/24 , H01L24/27 , H01L24/75 , H01L24/81 , H01L25/0652 , H01L25/0657 , H01L25/50 , H01L2221/68368 , H01L2223/6616 , H01L2223/6622 , H01L2224/05001 , H01L2224/05022 , H01L2224/05023 , H01L2224/05026 , H01L2224/05027 , H01L2224/0508 , H01L2224/05147 , H01L2224/05568 , H01L2224/05572 , H01L2224/05573 , H01L2224/05644 , H01L2224/05655 , H01L2224/05664 , H01L2224/05666 , H01L2224/1147 , H01L2224/13099 , H01L2224/13609 , H01L2224/16 , H01L2224/24226 , H01L2224/274 , H01L2224/75305 , H01L2224/81136 , H01L2224/81193 , H01L2224/81801 , H01L2225/06513 , H01L2225/06524 , H01L2225/06527 , H01L2225/06541 , H01L2924/0001 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01015 , H01L2924/01018 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01025 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01032 , H01L2924/01033 , H01L2924/01042 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01051 , H01L2924/01061 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04953 , H01L2924/09701 , H01L2924/10253 , H01L2924/10329 , H01L2924/14 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/3011 , H01L2924/3025 , H01L2924/3512 , H01L2924/00 , H01L2924/00014
摘要： 기판에 인접한 도핑된 반도체 물질을 포함하는 반도체 칩 상에서 수행되는 방법은 도핑된 반도체 물질을 향하여 기판의 외측으로부터 기판 내로 연장하는 기판의 적어도 일부를 통해 제1 비어를 생성하는 단계 - 제1 비어는 벽 표면과 바닥부를 가짐 -; 기판의 외측 및 바닥부 사이에 전기적 전도성 경로를 생성하기 위하여 제1 전기적 전도성 물질을 제1 비어 내로 도입하는 단계; 반도체 칩의 도핑된 부분의 외부면으로부터 바닥부로 연장하고 제1 비어와 정렬된 제2 비어를 생성하는 단계; 및 기판의 외측으로부터 반도체 칩의 도핑된 부분의 외부면으로 연장하는 전기적 전도성 경로를 생성하기 위하여 제2 전기적 전도성 물질을 제2 비어 내로 도입하는 단계를 포함한다.
비어, 도핑된 반도체 물질, 전기적 전도성 물질, 전기적 전도성 경로

7. 发明授权

KR101006286B1 제조공정의 후 공정에서 서스펜드된 전송 라인 구조를형성하기 위한 방법 有权
标题翻译：在线处理后端形成悬挂传输线结构的方法
公开(公告)号：KR101006286B1
公开(公告)日：2011-01-06
申请号：KR1020067020388
申请日：2005-04-28
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 친타킨디,아닐,케이. , 그로베스,로버트,에이. , 트리티아코브,요우리,브이. , 바에드,쿠날 , 볼랜트,리차드,피.
IPC分类号： H01L27/02
CPC分类号： H01P11/003 , H01L21/7682 , H01L21/76838 , H01L23/5222 , H01L23/5225 , H01L23/53238 , H01L2223/6622 , H01L2223/6627 , H01L2924/0002 , H01L2924/1903 , H01L2924/3011 , H01L2924/00
摘要： 반도체 디바이스에 대한 전송 라인 구조(300)를 형성하는 방법은 제1 금속화물 레벨 위에 층간 절연막을 형성하는 단계, 층간 절연막의 일부를 제거하고 층간 절연막의 일부를 제거함에 따라 생성된 하나 이상의 공극들(308) 내에 희생 물질을 형성하는 단계를 포함한다. 신호 전송 라인(302)은 층간 절연막 위에 형성되는 제2 금속화물 레벨에 형성되고, 상기 신호 전송 라인(302)은 희생 물질 위에 배치된다. 제2 금속화물 레벨 내에 포함된 절연체 물질의 일부는 희생 물질을 노출시키기 위해 제거되고, 상기 희생 물질의 일부는 신호 전송 라인(302)을 통해 형성된 복수의 액세스 홀들(310)을 통해 노출된다. 희생 물질은 신호 전송 라인(302) 밑에 에어 갭을 생성하기 위해 제거된다.
전송 라인 구조, BEOL, 서스펜드

8. 发明公开

KR1020080067611A 관통 면 전이의 최적화 无效
标题翻译：通过平面过渡的优化
公开(公告)号：KR1020080067611A
公开(公告)日：2008-07-21
申请号：KR1020087003934
申请日：2006-07-18
申请人： 이피시어, 아이엔씨
发明人： 밀러,윌리엄,에이.
IPC分类号： H03H7/38
CPC分类号： H05K1/0219 , H01L2223/6622 , H01P1/047 , H05K3/429
摘要： A substrate includes a first metal layer containing a first trace, a second metal layer containing a second trace and a dielectric layer arranged between the first and second metal layers. The substrate also includes an electrically conductive signal via electrically coupled to the first and second traces traversing the dielectric layer to form a signal path, wherein physical characteristics of the via are controlled such that signal path characteristics of the via match signal path characteristics of the first and second traces.
摘要翻译：衬底包括含有第一迹线的第一金属层，包含第二迹线的第二金属层和布置在第一和第二金属层之间的电介质层。衬底还包括导电信号，电连接到穿过介电层的第一和第二迹线以形成信号路径，其中控制通孔的物理特性，使得通孔的信号路径特性匹配第一和第二个痕迹。

9. 发明公开

KR1020070086304A 고주파수 애플리케이션에 대한 관통 접속부를 포함하는다층 인쇄 회로 기판 有权
标题翻译：多层印刷电路板，包括用于高频应用的通过连接
公开(公告)号：KR1020070086304A
公开(公告)日：2007-08-27
申请号：KR1020077013622
申请日：2005-11-29
申请人： 어드밴스드 마이크로 디바이시즈, 인코포레이티드
发明人： 카루즈니헤이코 , 후스츠카안드레아스
IPC分类号： H05K1/11 , H05K3/46
CPC分类号： H05K1/0251 , H01L23/49816 , H01L23/49827 , H01L23/66 , H01L24/10 , H01L2223/6616 , H01L2223/6622 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16 , H01L2224/16235 , H01L2924/00014 , H01L2924/01021 , H01L2924/01068 , H01L2924/01078 , H01L2924/01079 , H01L2924/14 , H01L2924/15311 , H01L2924/3011 , H05K1/0222 , H05K1/0298 , H05K1/113 , H05K2201/09536 , H05K2201/09618 , H05K2201/09627 , H05K2201/09809 , H05K2201/10674 , Y10T29/49126 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： A high frequency multi-layer printed circuit board, according to the present invention, comprises a through connection having an impedance adapting structure surrounding the through connection and enabling an adjustment of the characteristic impedance of the through connection to a desired value. Thus, high frequency signals may be led through the printed circuit board with reduced signal deformation. The high frequency multi-layer printed circuit board is applicable for high frequency signals up to the GHz-range.
摘要翻译：根据本发明的高频多层印刷电路板包括具有围绕穿通连接的阻抗适配结构的直通连接，并且能够将通孔连接的特性阻抗调整到期望值。因此，高频信号可以通过印刷电路板引导，信号变形减小。高频多层印刷电路板适用于高达GHz范围的高频信号。

10. 发明公开

KR1020060118580A 다층프린트배선판 有权
标题翻译：多层印刷接线板
公开(公告)号：KR1020060118580A
公开(公告)日：2006-11-23
申请号：KR1020067015729
申请日：2005-02-03
申请人： 이비덴 가부시키가이샤
发明人： 이나가키야스시 , 사노카츠유키
IPC分类号： H05K3/46
CPC分类号： H05K1/0237 , H01L21/4857 , H01L23/49822 , H01L23/49827 , H01L23/50 , H01L23/5383 , H01L23/66 , H01L24/81 , H01L2223/6616 , H01L2223/6622 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/13111 , H01L2224/16225 , H01L2224/81192 , H01L2224/81801 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01019 , H01L2924/01023 , H01L2924/01025 , H01L2924/01029 , H01L2924/0103 , H01L2924/01032 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01051 , H01L2924/01058 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01084 , H01L2924/014 , H01L2924/09701 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/15312 , H01L2924/15787 , H01L2924/19041 , H01L2924/19105 , H01L2924/19106 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/351 , H05K1/0224 , H05K1/0263 , H05K1/0265 , H05K1/111 , H05K1/115 , H05K1/144 , H05K1/185 , H05K3/4602 , H05K2201/0352 , H05K2201/09309 , H05K2201/09536 , H05K2201/09736 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： Disclosed is a package board wherein a malfunction or error occurs even when a high-frequency IC chip, in particular an IC chip of more than 3 GHz is mounted. A conductor layer (34P) having a thickness of 30 mum is formed on a core substrate (30), and a conductor circuit (58) having a thickness of 15 mum is formed on a interlayer resin insulating layer (50). By forming the conductor layer (34P) thick, the volume of the conductor itself is increased, thereby reducing the resistance. In addition, the power supply capacity to the IC chip can be improved by using the conductor layer (34) as a power supply layer.
摘要翻译：公开了一种即使在安装了高频IC芯片，特别是大于3GHz的IC芯片的情况下也发生故障或错误的封装板。在芯基板（30）上形成厚度为30μm的导体层（34P），在层间树脂绝缘层（50）上形成厚度为15μm的导体电路（58）。通过形成导体层（34P）的厚度，导体本身的体积增加，从而降低电阻。此外，通过使用导体层（34）作为电源层，可以提高对IC芯片的供电能力。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式