专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明公开

KR1020080090933A 반도체 소자의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020080090933A
公开(公告)日：2008-10-09
申请号：KR1020070034414
申请日：2007-04-06
申请人： 삼성전자주식회사
发明人： 김홍석 , 황기현 , 최시영 , 백승재 , 양상렬 , 이주열 , 박광민
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L21/28273 , H01L21/31144 , H01L21/76224
摘要： A method for manufacturing a semiconductor device is provided to suppress lateral charge spreading while preventing failure from being generated during a following process by using a cutting method for the charge trap layer including a step of depositing a smooth poly silicon layer on a silicon nitride layer which becomes the charge trap layer by using Si3H8 as a source. A method for manufacturing a semiconductor device comprises the following steps of: sequentially forming a tunnel oxide layer, a silicon nitride layer and a poly silicon layer on a semiconductor substrate; forming a mask film pattern on the poly silicon layer; sequentially etching the poly silicon layer, the silicon nitride layer, the tunnel oxide layer and the semiconductor layer to the inside of the semiconductor substrate by using the mask layer pattern as etch mask to form a poly silicon layer pattern, a silicon nitride layer pattern(23a) and a tunnel oxide layer pattern(22a), thereby forming a groove; forming a first oxide layer pattern filling the groove; removing the mask film pattern to expose the poly silicon layer pattern; removing the poly silicon layer pattern to expose the silicon nitride layer pattern; and forming a gate material layer(27) on the silicon nitride layer pattern.
摘要翻译：提供一种制造半导体器件的方法，用于抑制横向电荷扩展，同时通过使用用于电荷捕获层的切割方法防止在后续处理中产生故障，包括在氮化硅层上沉积光滑多晶硅层的步骤通过使用Si3H8作为源，成为电荷陷阱层。一种制造半导体器件的方法包括以下步骤：在半导体衬底上依次形成隧道氧化物层，氮化硅层和多晶硅层; 在所述多晶硅层上形成掩模膜图案; 通过使用掩模层图案作为蚀刻掩模，将多晶硅层，氮化硅层，隧道氧化物层和半导体层依次蚀刻到半导体衬底的内部以形成多晶硅层图案，氮化硅层图案（ 23a）和隧道氧化物层图案（22a），从而形成凹槽; 形成填充所述槽的第一氧化物层图案; 去除掩模膜图案以暴露多晶硅图案; 去除所述多晶硅层图案以暴露所述氮化硅层图案; 以及在所述氮化硅层图案上形成栅极材料层（27）。

12. 发明公开

KR1020070059238A 재구성 프로세서에서 루프 버퍼를 최적화하기 위한 장치 및방법 有权
标题翻译：在可重构加工器中优化循环缓冲器的装置和方法
公开(公告)号：KR1020070059238A
公开(公告)日：2007-06-12
申请号：KR1020050117868
申请日：2005-12-06
申请人： 삼성전자주식회사
发明人： 류수정 , 김정욱 , 김석진 , 김홍석
IPC分类号： G06F13/00 , G06F15/163 , G06F15/16
CPC分类号： G06F17/5054 , G06F9/381 , G06F15/7867 , Y02D10/12 , Y02D10/13
摘要： A device and a method for optimizing a loop buffer in a reconfigurable processor are provided to offer the reconfigurable processor not performing a delay operation in each circuit unit by using a memory storing information calculating validity to reduce access overhead and size of the loop buffer. A configuration memory(520) stores configuration bits for configuring at least one loop buffer. A validity information memory(530) stores bit information indicating whether the operations present in a loop are the delay operation. A processing unit(510) determines whether the operation corresponding to a next cycle is the delay operation by referring to bit information received from the validity information memory, and selectively changes and executes the configuration according to the configuration bits received from the configuration memory depending on a determination result. The processing unit includes the loop buffer(512), a delay controller(513), and a processing element(511). The loop buffer selectively outputs the configuration bits according to signals generated in the controller, and the processing unit changes and executes the configuration.
摘要翻译：提供了一种用于优化可重配置处理器中的环路缓冲器的装置和方法，以通过使用存储信息计算有效性的存储器来降低存取开销和环路缓冲器的大小来提供不执行每个电路单元中的延迟操作的可重配置处理器。配置存储器（520）存储用于配置至少一个循环缓冲器的配置位。有效性信息存储器（530）存储指示循环中存在的操作是否为延迟操作的位信息。处理单元（510）通过参考从有效性信息存储器接收到的位信息来确定与下一个周期相对应的操作是否是延迟操作，并且根据从配置存储器接收的配置位选择性地改变和执行配置，这取决于确定结果。处理单元包括循环缓冲器（512），延迟控制器（513）和处理元件（511）。循环缓冲器根据控制器中产生的信号选择性地输出配置位，并且处理单元改变并执行配置。

13. 发明授权

KR100715850B1 ＦＴＰ 를 이용한 인쇄시스템 및 인쇄방법 그리고 그에적용되는 사용자 단말장치 및 화상형성장치 失效
标题翻译：使用FTP和用户终端的打印系统和方法以及用于sames的图像形成装置
公开(公告)号：KR100715850B1
公开(公告)日：2007-05-11
申请号：KR1020050068239
申请日：2005-07-27
申请人： 삼성전자주식회사
发明人： 김홍석
IPC分类号： G06F3/12
CPC分类号： G06K15/02 , G06F3/1209 , G06F3/122 , G06F3/1236 , G06F3/1288 , G06K15/1806 , G06K15/1811
摘要： FTP를 이용한 인쇄시스템 및 인쇄방법 그리고 그에 적용되는 사용자 단말장치 및 화상형성장치가 개시된다. 본 발명에 따른 FTP를 이용한 인쇄시스템은, FTP(File Transfer Protocol)을 이용하여 인쇄옵션과 인쇄데이터를 송신하는 사용자 단말장치, 및 인쇄옵션과 인쇄데이터를 수신하고, 수신한 인쇄옵션을 적용하여 인쇄데이터를 인쇄하는 화상형성장치를 포함한다. 인쇄옵션은 FTP의 확장명령어로 정의되고, 사용자 단말장치는 확장명령어를 FTP의 표준명령어를 송신하는 포트를 통해서 송신한다. FTP 프로토콜만을 이용하므로, 사용자 단말장치 및 화상형성장치의 자원과 네트워크 자원의 낭비를 방지할 수 있다.
FTP, FTP 네트워크 프린팅, 확장명령어

14. 发明公开

KR1020070008965A 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법 失效
标题翻译：非易失性存储器件的门结构及其制造方法
公开(公告)号：KR1020070008965A
公开(公告)日：2007-01-18
申请号：KR1020050063580
申请日：2005-07-14
申请人： 삼성전자주식회사
发明人： 노진태 , 황기현 , 김진균 , 양상렬 , 김홍석
IPC分类号： H01L27/115
CPC分类号： H01L27/11521 , H01L21/28273 , H01L29/66825
摘要： A gate structure of an NVM(non-volatile memory) device is provided to make a floating gate function effectively as a carrier storage part by electrically connecting only a part of a floating gate to a crack of a tunnel oxide layer pattern in a substrate. A tunnel oxide layer pattern(210) is formed on a semiconductor substrate(100). A floating gate is formed on the tunnel oxide layer pattern. A dielectric layer pattern is formed on the floating gate. A control gate is formed on the dielectric layer pattern. A structure of an oxide layer pattern is formed on the tunnel oxide layer and first conductive grains(301) separated from each other. Second conductive grains(302) are formed in the structure of the oxide layer pattern, separated from each other. Each one of the first or the second conductive grain includes doped polysilicon.
摘要翻译：提供NVM（非易失性存储器）器件的栅极结构，通过仅将浮动栅极的一部分电连接到衬底中的隧道氧化物层图案的裂纹来有效地使浮栅功能作为载体存储部件。隧道氧化物层图案（210）形成在半导体衬底（100）上。在隧道氧化层图案上形成浮栅。在浮栅上形成电介质层图形。在电介质层图案上形成控制栅极。在隧道氧化物层和彼此分离的第一导电颗粒（301）上形成氧化物层图案的结构。第二导电晶粒（302）形成在氧化物层图案的结构中，彼此分离。第一或第二导电晶粒中的每一个包括掺杂的多晶硅。

15. 发明授权

KR100662846B1 데이터 처리 시스템 및 데이터 처리방법 有权
标题翻译： 데이터처리시스템및데이터처리방법
公开(公告)号：KR100662846B1
公开(公告)日：2007-01-02
申请号：KR1020050107084
申请日：2005-11-09
申请人： 삼성전자주식회사
发明人： 김석진 , 김정욱 , 류수정 , 김홍석
IPC分类号： G06F9/38
摘要： A system and a method for processing data are provided to efficiently use register files by dynamically adjusting the number of rotating and static registers for a software pipelined loop. A compiler(330) compiles the program by determining the number of rotating/static registers for allocating the register to variables included in a program, and allocating the register to the variables based on the determined number of rotating/static registers. A processor(100) executes the compiled program, and includes the register file(130) comprising the static/rotating registers, a special register(140) storing a value corresponding to the number of rotating registers, a processor core(110) executing a command for storing the value to the special register, and an address interpreter(120) finding a physical address from a logical address of the register based on the stored value. The number of static/rotating registers is determined to minimize generation of a spill/fill code generated during execution of the program for each loop included in the program.
摘要翻译：通过动态调整软件流水线循环的旋转和静态寄存器的数量，提供了一种处理数据的系统和方法，以有效地使用寄存器文件。编译器（330）通过确定用于将寄存器分配给包括在程序中的变量的旋转/静态寄存器的数量来编译程序，并且基于确定的旋转/静态寄存器的数量将寄存器分配给变量。处理器（100）执行编译程序，并且包括包含静态/旋转寄存器的寄存器文件（130），存储与旋转寄存器的数量对应的值的特殊寄存器（140），执行用于将该值存储到专用寄存器的命令;以及地址解释器（120），基于存储的值从寄存器的逻辑地址找到物理地址。确定静态/旋转寄存器的数量，以最小化程序执行期间生成的溢出/填充代码，用于程序中包含的每个循环。

16. 发明授权

KR100618869B1 커패시터를 포함하는 반도체 소자 및 그 제조방법 有权
标题翻译：包括电容器的半导体器件及其制造方法
公开(公告)号：KR100618869B1
公开(公告)日：2006-09-13
申请号：KR1020040084867
申请日：2004-10-22
申请人： 삼성전자주식회사
发明人： 안재영 , 노진태 , 김희석 , 김진균 , 양상렬 , 이성해 , 김홍석 , 임주완
IPC分类号： H01L27/108
CPC分类号： H01L21/02178 , H01L21/02181 , H01L21/3142 , H01L21/31616 , H01L21/31645 , H01L27/10814 , H01L27/10882 , H01L27/10894 , H01L28/60 , H01L28/91
摘要： 본 발명에 따른 반도체 소자는, 커패시터 하부전극, 하부전극 표면 상에 형성된 유전막, 및 유전막 상에 형성된 상부전극으로 이루어진 커패시터와, 상부전극 상면에 연결된 금속 콘택플러그를 포함하고, 상부전극은 도프트 폴리 Si
1-
x Ge
x 막과 그 위에 에피택셜하게 증착된 도프트 폴리실리콘막을 포함하며, 금속 콘택플러그는 상부전극 중의 도프트 폴리실리콘막과 접촉한다.

17. 发明授权

KR100603930B1 비휘발성 기억 소자의 형성 방법 失效
标题翻译：形成非易失性存储元件的方法
公开(公告)号：KR100603930B1
公开(公告)日：2006-07-24
申请号：KR1020040093651
申请日：2004-11-16
申请人： 삼성전자주식회사
发明人： 김홍석 , 박현 , 김문준 , 김창섭
IPC分类号： H01L27/115
CPC分类号： H01L27/11521 , H01L27/115
摘要： 비휘발성 기억 소자의 형성 방법을 제공한다. 이 방법에 따르면, 기판에 활성영역을 한정하는 소자분리막을 형성한다. 이때, 소자분리막의 상부면을 기판의 표면 보다 높게 형성하여, 기판 표면 보다 높은 소자분리막의 상부(upper portion)로 둘러싸인 갭 영역을 형성한다. 활성영역 상에 터널 절연막을 형성하고, 기판 전면 상에 플로팅 게이트막을 형성한다. 기판에 수소 어닐링을 수행하여 플로팅 게이트막을 리플로우시켜 갭 영역을 채운다. 리플로우된 플로팅 게이트막을 소자분리막이 노출될때까지 평탄화시키어 플로팅 게이트 패턴을 형성한다.
摘要翻译：提供了一种形成非易失性存储元件的方法。根据该方法，用于限定有源区的元件隔离膜形成在衬底上。此时，器件隔离膜的上表面形成为比基板的表面高，并且由器件隔离膜的上部围绕的区域高于基板表面。在有源区上形成隧道绝缘膜，并且在基板的整个表面上形成浮置栅极膜。在衬底上执行氢退火以回流浮置栅极膜以填充间隙区域。回流的浮栅膜被平坦化直到元件隔离膜被暴露以形成浮栅图案。

18. 发明公开

KR1020060038868A 반도체 소자들의 저유전막 형성방법들 无效
标题翻译：在半导体器件中形成低K电介质层的方法
公开(公告)号：KR1020060038868A
公开(公告)日：2006-05-04
申请号：KR1020040088040
申请日：2004-11-01
申请人： 삼성전자주식회사
发明人： 안재영 , 김진균 , 김희석 , 노진태 , 양상렬 , 이성해 , 김홍석 , 임주완
IPC分类号： H01L21/31
CPC分类号： H01L21/28556 , H01L21/0228 , H01L21/30608 , H01L21/324
摘要： 원자층 적층법을 이용하여 반도체 소자들의 배선들 사이에 3원 SiBN 막을 형성하는 방법을 제공한다. 기판에 배선 패턴들을 형성한다. 상기 기판을 챔버 내로 로딩한다. 상기 챔버로 제 1 및 제 2 반응물을 주입하여 상기 기판 상에 흡착시킨다. 제 3 반응물을 상기 챔버로 주입하여 미반응된 상기 제 1 및 제 2 반응물을 배기시킨다. 제 4 반응물을 상기 챔버로 주입하여 상기 제 1 및 제 2 반응물과 반응시킨다. 제 5 반응물을 상기 챔버로 주입하여 미반응된 상기 제 4 반응물과 반응 부산물을 배기시킨다.
원자층 적층법, 저유전막, SiBN막, 게이트 패턴, 스페이서

19. 发明公开

KR1020060018060A 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법 有权
标题翻译：具有均匀切换特性和能够切换低电流的磁性存储器件及其操作方法
公开(公告)号：KR1020060018060A
公开(公告)日：2006-02-28
申请号：KR1020040066395
申请日：2004-08-23
申请人： 삼성전자주식회사
发明人： 노진서 , 김태완 , 김홍석 , 김은식
IPC分类号： G11C11/15
CPC分类号： H01L27/228 , H01L43/08 , H01L43/12 , G11C11/161 , G11C5/02
摘要： A magnetic memory device includes a magnetic tunneling junction (MTJ) structure having a cylindrical shape. Elements of the MTJ structure are co-axial. The MTJ structure includes a conductive layer, an insulating layer co-axially formed around the conductive layer and a material layer formed around the insulating layer, the material layer being co-axial with the conductive layer and having a plurality of magnetic layers. The material layer includes a lower magnetic layer, a tunneling layer, and an upper magnetic layer that are sequentially stacked around and along the conductive layer.

20. 发明公开

KR1020060007654A 가변형 기준레벨 발생 기능을 가진 전압 센스 앰프 失效
标题翻译：电压检测放大器和产生可变参考电平的方法
公开(公告)号：KR1020060007654A
公开(公告)日：2006-01-26
申请号：KR1020040056509
申请日：2004-07-20
申请人： 삼성전자주식회사
发明人： 최정운 , 김홍석 , 김상원
IPC分类号： G11C7/08 , G11C7/06 , G11C11/4091
摘要： 본 발명은 가변형 기준레벨 발생 기능을 가진 전압 센스 앰프 및 그것의 기준레벨 발생 방법에 관한 것으로, 상기 전압 센스 앰프는 반도체 메모리 장치의 동작 전압의 변화에 무관하게 데이터 인식에 필요한 온 셀 마진 및 오프 셀 마진을 충분히 확보할 수 있도록 상기 동작 전압의 변화에 따라 기준 전압을 가변시켜 준다. 그 결과, 전압 마진의 부족으로 인한 독출 오류가 미연에 방지된다.
센스앰프, 기준레벨, 기준전압

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式