专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

141. 发明公开

KR1020140088657A 반도체 소자의 패턴 구조물 형성 방법 审中-实审
标题翻译：在半导体器件中形成图案结构的方法
公开(公告)号：KR1020140088657A
公开(公告)日：2014-07-11
申请号：KR1020130000431
申请日：2013-01-03
申请人： 삼성전자주식회사
发明人： 김종은 , 김은아
IPC分类号： H01L21/31 , H01L21/311
CPC分类号： H01L21/31144 , H01L21/0332 , H01L21/0337
摘要： An etch target layer and first to third mask layers are sequentially formed on a substrate in order to form a pattern structure. Hollow spacers are formed at each corner portion and center portion of first hexagons in a honeycomb shape where the hexagons are continuously arranged on the third mask layer. Second holes are formed between a first hole and the spacers in the spacer by forming a fourth mask pattern at an inner sidewall and an outer sidewall of the spacer. A third mask pattern and a second preliminary mask pattern are formed by etching the second and first mask layers. A second mask pattern including third and fourth holes having a diameter greater than the first and second holes by etching a sidewall of the second preliminary mask pattern. Further, a thin film pattern is formed by etching a first mask layer and the etch target layer using the second mask pattern. The pattern structure may have a target inner diameter.
摘要翻译：为了形成图案结构，在基板上依次形成蚀刻目标层和第一至第三掩模层。在第一六边形的每个拐角部分和中心部分处形成空心间隔件，其中六边形连续地布置在第三掩模层上。通过在间隔件的内侧壁和外侧壁处形成第四掩模图案，在第一孔和间隔物中的间隔物之间形成第二孔。通过蚀刻第二和第一掩模层形成第三掩模图案和第二预备掩模图案。第二掩模图案包括通过蚀刻第二预备掩模图案的侧壁而具有直径大于第一孔和第二孔的第三孔和第四孔。此外，通过使用第二掩模图案蚀刻第一掩模层和蚀刻目标层来形成薄膜图案。图案结构可以具有目标内径。

142. 发明公开

KR1020140079431A 플라즈마 활성화된 컨포멀 유전체 막 증착 审中-实审
标题翻译：等离子体激活一体化电介质膜沉积
公开(公告)号：KR1020140079431A
公开(公告)日：2014-06-26
申请号：KR1020147010949
申请日：2012-08-29
申请人： 노벨러스 시스템즈, 인코포레이티드
发明人： 스와미나탄샹카르 , 헨리존 , 하우스만데니스엠. , 수브라모니움프라모드 , 스리람만디암 , 란가라잔비쉬와나단 , 케이티지키르티케이. , 반슈라벤디크바트제이. , 맥케로우앤드류제이.
IPC分类号： H01L21/205 , H01L21/31
CPC分类号： H01L21/76825 , C23C16/045 , C23C16/4401 , C23C16/4554 , C23C16/56 , H01L21/02129 , H01L21/02164 , H01L21/02211 , H01L21/02274 , H01L21/0228 , H01L21/02315 , H01L21/0234 , H01L21/02348 , H01L21/3105 , H01L21/31111 , H01L21/76224 , H01L21/76826 , H01L21/76831 , H01L21/76837 , H01L21/76898 , H01L29/66795
摘要： 기판 표면 상에 막을 증착하는 방법은 막이 반응물 흡착 및 반응의 하나 이상의 사이클에 걸쳐서 성장하는 표면 매개형 반응들을 포함한다. 일 양태에서, 이 방법은 흡착 및 반응의 사이클들 간에 막으로 도펀트 종들을 단속적으로 전달하는 것을 특징으로 한다.

143. 发明授权

KR101409725B1 상 분리된 유전 구조물의 제조방법 有权
标题翻译：相分离电介质结构制造工艺
公开(公告)号：KR101409725B1
公开(公告)日：2014-06-19
申请号：KR1020080030862
申请日：2008-04-02
申请人： 제록스 코포레이션
发明人： 우일리앙 , 마하바디하디케이. , 옹벵에스. , 스미스파울에프.
IPC分类号： H01L21/31 , H01L21/20
CPC分类号： H01L51/052 , H01L51/0003 , H01L51/0036 , H01L51/0537 , H01L51/0541 , H01L51/0545
摘要： 본 발명은,
반도체를 포함하는 층을 증착시키는 단계,
낮은 k 유전 재료, 높은 k 유전 재료 및 액체를 포함하는 유전 조성물(여기서, 낮은 k 유전 재료 및 높은 k 유전 재료는 액체 증착 전에 상 분리되지 않는다)을 액체 증착시키는 단계 및
낮은 k 유전 재료 및 높은 k 유전 재료의 상 분리를 유발하여 상 분리된 유전 구조물(여기서, 낮은 k 유전 재료는 반도체를 포함하는 층에 가장 가까운 유전 구조물의 영역에서 높은 k 유전 재료보다 농도가 높다)을 형성하는 단계를 포함[여기서, 반도체를 포함하는 층의 증착은 유전 조성물의 액체 증착 또는 후속적인 상 분리의 유발 전에 수행된다]하는, 전자 장치의 제조방법에 관한 것이다.
유전 재료, 액체 증착, 전자 장치, 박막 트랜지스터

144. 发明公开

KR1020140074352A 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들 无效
标题翻译：用含有气体稀释剂的含硅层的方法
公开(公告)号：KR1020140074352A
公开(公告)日：2014-06-17
申请号：KR1020147010463
申请日：2012-09-24
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 왕,쿤후아 , 왕,웨이지 , 최,영진 , 조,선-미 , 쿠이,이 , 박,범수 , 최,수영
IPC分类号： H01L21/316 , C23C16/24 , H01L21/31
CPC分类号： H01L21/31 , C23C16/24 , C23C16/345 , C23C16/401 , C23C16/505 , C23C16/56 , H01L21/02422 , H01L21/02425 , H01L21/02488 , H01L21/02532 , H01L21/02595 , H01L21/0262 , H01L21/02664 , H01L21/02675 , H01L29/66757 , H01L29/786 , H01L29/7869 , H01L2021/775 , H01L29/78651 , H01L29/78606
摘要： 개시 내용의 실시예들은 일반적으로 TFT 디바이스들 내에 실리콘 함유 층을 형성하는 방법들을 제공한다. 상기 실리콘은 LTPS TFT 내에 활성 채널을 형성하기 위해서 이용될 수 있고 또는 게이트 유전체 층, 부동태화 층 또는 심지어 에칭 정지 층 내의 요소로서 이용될 수 있을 것이다. 실리콘 함유 층은 증착 프로세스에 의해서 증착되고, 상기 증착 프로세스에 의해서 아르곤과 같은 불활성 가스가 실리콘 함유 전구체와 함께 도입된다. 불활성 가스는 약한 단글링 실리콘-수소 결합들 또는 실리콘-실리콘 결합들을 제거하는 기능을 하고, 그에 따라 강한 실리콘-실리콘 또는 실리콘-산소 결합들이 남아서 실질적으로 수소를 포함하지 않는 실리콘 함유 층을 형성한다.

145. 发明公开

KR1020140068478A 낮은 표면에너지를 가지는 게이트 절연막 제조방법 无效
标题翻译：低表面能源电介质的制造方法
公开(公告)号：KR1020140068478A
公开(公告)日：2014-06-09
申请号：KR1020120136013
申请日：2012-11-28
申请人： 한국전기연구원
发明人： 나문경 , 강인호 , 김상철 , 문정현 , 주성재
IPC分类号： H01L21/31 , H01L21/336 , H01L29/78
CPC分类号： H01L21/02211 , H01L21/02164 , H01L21/02282 , H01L29/51
摘要： The present invention relates to a method for fabricating a gate insulating layer having low surface. As a subject matter of the present invention, the method for fabricating the gate insulating layer having the lower surface includes: a first step of producing a reactant by adding organic silane to silica particles distributed in a solvent to attach the organic silane to the surfaces of the silica particles; a second step of forming coatings by adding the organic silane to the reactant for networking between silicas having the surfaces with the organic silane attached thereto through the first step; and a third step of forming the gate insulating layer by coating the coatings formed through the second step on a substrate and performing heat treatment for the resultant at the temperature of 120°C to 400°C. The organic silane includes alkoxy group reacting with the silica particles and a side chain group participating in a reaction of forming the gate insulating layer of the silica. Accordingly, the gate insulating layer having low surface energy can be fabricated without an additional process such as a process of forming a self-assembled monolayer.
摘要翻译：本发明涉及一种具有低表面的栅极绝缘层的制造方法。作为本发明的主题，制造具有下表面的栅极绝缘层的方法包括：第一步骤，通过将分散在溶剂中的二氧化硅颗粒加入有机硅烷来将有机硅烷附着到二氧化硅颗粒; 通过将有机硅烷加入反应物中以形成涂层的第二步骤，用于通过第一步骤将具有与其连接的有机硅烷的表面的二氧化硅之间的联结; 以及第三步骤，通过在基板上涂覆通过第二步骤形成的涂层来形成栅极绝缘层，并在120℃至400℃的温度下对所得物进行热处理。有机硅烷包括与二氧化硅颗粒反应的烷氧基和参与形成二氧化硅的栅极绝缘层的反应的侧链基团。因此，可以制造具有低表面能的栅绝缘层，而无需附加工艺，例如形成自组装单层的工艺。

146. 发明授权

KR101399177B1 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체 有权
标题翻译：清洗方法，制造半导体器件的方法，基板处理装置和记录介质
公开(公告)号：KR101399177B1
公开(公告)日：2014-05-27
申请号：KR1020120102376
申请日：2012-09-14
申请人： 가부시키가이샤 히다치 고쿠사이 덴키
发明人： 카메다,켄지 , 우라노,유지
IPC分类号： H01L21/31 , C23C16/44 , H01L21/02
CPC分类号： B08B9/08 , C23C16/4405 , C23C16/56 , H01L21/02104
摘要： 처리실 내에 퇴적된 박막을 제거할 때, 박막의 제거에 필요로 하는 시간을 단축하여, 처리실을 구성하는 석영 부재가 받는 불균일한 에칭 데미지를 억제한다. 기판 위에 박막을 형성하는 처리를 행한 후의 처리실 내에 클리닝 가스를 공급하여 처리실 내를 클리닝하는 방법으로서, 제1 온도로 가열된 처리실 내에 클리닝 가스로서 불소계 가스와 산화 질소계 가스를 포함하는 가스를 공급하여, 처리실 내의 부재의 표면에 퇴적된 박막을 포함하는 퇴적물을 열화학 반응에 의해 제거하는 공정과, 처리실 내의 온도를 제1 온도보다도 높은 제2 온도로 변경하는 공정과, 제2 온도로 가열된 처리실 내에 클리닝 가스로서 불소계 가스와 산화 질소계 가스를 포함하는 가스를 공급하여, 처리실 내의 부재의 표면에 잔류된 부착물을 열화학 반응에 의해 제거하는 공정을 갖는다.

147. 发明授权

KR101393898B1 니켈막의 성막 방법 有权
标题翻译：镍膜成型方法和储存介质
公开(公告)号：KR101393898B1
公开(公告)日：2014-05-27
申请号：KR1020120096087
申请日：2012-08-31
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 유아사히데키
IPC分类号： H01L21/205 , H01L21/31
CPC分类号： C23C16/18 , C23C16/56
摘要： 본 발명은 CVD에 의해 불순물이 적은 니켈막을 높은 생산성으로 성막할 수 있는 니켈막의 성막 방법을 제공한다. 기판상에, 분자 구조중에 질소-탄소 결합을 갖는 배위자를 갖고 배위자중의 질소가 니켈에 배위한 구조를 갖는 니켈함유 화합물을 성막 원료로서 이용하고, 암모니아, 히드라진, 및 이들 유도체에서 선택된 1종 이상을 환원 가스로서 이용하여 CVD에 의해 초기 니켈막을 성막하는 제 1 공정과, 초기 니켈막의 위에, 분자 구조중에 질소-탄소 결합을 갖는 배위자를 갖고 배위자중의 질소가 니켈에 배위한 구조를 갖는 니켈함유 화합물을 성막 원료로서 이용하고, 수소 가스를 환원 가스로서 이용하여 CVD에 의해 주 니켈막을 성막하는 제 2 공정을 갖는다.

148. 发明授权

KR101397467B1 기판 처리 장치, 기판 처리 방법 및 반도체 장치의 제조 방법 有权
标题翻译：基板处理装置，基板处理方法和半导体装置制造方法
公开(公告)号：KR101397467B1
公开(公告)日：2014-05-20
申请号：KR1020127030605
申请日：2011-08-02
申请人： 가부시키가이샤 히다치 고쿠사이 덴키
发明人： 유아사카즈히로 , 후쿠다마사나오 , 사사키타카후미 , 메가와야스히로 , 미나미마사요시
IPC分类号： H01L21/31 , H01L21/316
CPC分类号： H01L21/02104 , H01L21/02238 , H01L21/02255 , H01L21/3105 , H01L21/67017
摘要： 대기압 미만의 압력으로 설정되고 제2 온도로 가열된 반응 예비실 내에 산소 함유 가스와 수소 함유 가스를 공급하여 반응 예비실 내에서 양 가스를 반응시켜 반응종을 생성하고, 이 반응종을 대기압 미만의 압력으로 설정되고 제1 온도로 가열된 기판을 수용한 처리실 내에 공급하면서 배기하여 반응종에 의해 기판에 대하여 처리를 수행하도록 하고, 그 때 제2 온도를 제1 온도 이상의 온도로 하였다.

149. 发明授权

KR101396255B1 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 有权
标题翻译：制造半导体器件的方法，衬底处理装置和非电子计算机可读记录介质
公开(公告)号：KR101396255B1
公开(公告)日：2014-05-16
申请号：KR1020130028586
申请日：2013-03-18
申请人： 가부시키가이샤 히다치 고쿠사이 덴키
发明人： 히로세요시로 , 사사지마료타 , 나카무라요시노부 , 야마모토류지
IPC分类号： H01L21/316 , H01L21/318 , H01L21/31 , H01L21/205
CPC分类号： H01L21/0228 , C23C16/30 , C23C16/45531 , C23C16/45546 , C23C16/45557 , H01L21/02126 , H01L21/02167 , H01L21/02211
摘要： 본 발명은 박막 중에 포함되는 산소, 질소, 탄소 등의 농도를 저하시키지 않고 반응 가스의 총 공급량을 저감시킨다.
처리실 내의 기판에 대하여 원료 가스를 공급하는 공정 및 처리실 내의 기판에 대하여 반응 가스를 공급하는 공정을 포함하는 사이클을 소정 횟수 수행하는 것에 의해 기판 상에 박막을 형성하는 공정을 포함하고, 원료 가스를 공급하는 공정 및 반응 가스를 공급하는 공정 중 적어도 어느 하나의 공정에서는 처리실 내의 압력이 소정의 압력이 될 때까지 처리실 내의 배기를 정지한 상태에서 원료 가스 및 반응 가스 중 원료 가스를 공급하는 공정 및 반응 가스를 공급하는 공정 중 적어도 어느 하나 공정에서 사용하는 가스를 제1 유량으로 공급하는 제1 공급 공정; 및 처리실 내의 압력이 소정의 압력이 된 후, 처리실 내의 압력을 소정의 압력으로 유지하면서 처리실 내의 배기를 실시한 상태에서 원료 가스 및 반응 가스 중 원료 가스를 공급하는 공정 및 반응 가스를 공급하는 공정 중 적어도 어느 하나 공정에서 사용하는 가스를 제1 유량보다도 작은 제2 유량으로 공급하는 제2 공급 공정;을 수행한다.

150. 发明授权

KR101393695B1 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법 有权
标题翻译：用于半导体器件的绝缘膜材料及其制备绝缘膜的方法
公开(公告)号：KR101393695B1
公开(公告)日：2014-05-13
申请号：KR1020120026042
申请日：2012-03-14
申请人： 명지대학교 산학협력단
发明人： 이현호 , 정헌상 , 김민근 , 오세욱 , 김예진
IPC分类号： H01L21/31
摘要： 본 발명은 시클로실록산을 포함하는 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법에 관한 것이다. 본 발명에 따른 시클로실록산을 포함하는 반도체 소자용 절연막 재료는 기계적 물성 및 고유전성이 우수하여 고집적화 반도체 소자의 절연막으로 적합하게 사용할 수 있으며, 저온 공정을 통해 제조가 가능하여 플렉시블 반도체 소자에 적용될 수 있다는 장점이 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式