专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明公开

KR1020060075004A 반도체메모리소자 无效
公开(公告)号：KR1020060075004A
公开(公告)日：2006-07-04
申请号：KR1020040113548
申请日：2004-12-28
申请人： 에스케이하이닉스 주식회사
发明人： 이광수
IPC分类号： G11C29/00 , G11C7/02 , G11C7/10
摘要： 본 발명은 페리-데이터 라인 상에서 발생하는 데이터 페일현상을 스크린 할 수 있는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 쓰기 제어신호와 테스트모드신호를 인가받아 입력 제어신호를 생성하기 위한 제어신호 생성수단; 상기 입력 제어신호에 응답하여 인가되는 데이터를 반전, 또는 비반전 시켜 출력하기 위한 데이터 입력수단; 상기 입력 제어신호와 데이터클럭을 인가받아 구동제어신호를 생성하기 위한 구동 제어수단; 상기 구동 제어신호에 응답하여 상기 데이터 입력수단의 출력 데이터를 감지 및 증폭하여 출력하기 위한 감지증폭수단; 및 상기 감지증폭수단의 출력 데이터에 응답하여 페리-데이터 라인을 구동하기 위한 드라이버을 구비하는 반도체메모리소자를 제공한다.

커플링 노이즈(Coupling Noise), 페리-데이터 라인(GIO), 데이터 폭, 전류소모, 테스트모드

92. 发明公开

KR1020060041974A 반도체장치 有权
标题翻译：半导体器件
公开(公告)号：KR1020060041974A
公开(公告)日：2006-05-12
申请号：KR1020050012565
申请日：2005-02-16
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 사토우유키히로 , 우노토모아키 , 마츠우라노부요시 , 시라이시마사키
IPC分类号： G11C5/02 , G11C5/06 , G11C5/14 , G11C7/02
CPC分类号： H01L23/5386 , H01L23/49575 , H01L23/50 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/85 , H01L25/165 , H01L29/4175 , H01L2224/05554 , H01L2224/0603 , H01L2224/29339 , H01L2224/45015 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48095 , H01L2224/48137 , H01L2224/48247 , H01L2224/4903 , H01L2224/49051 , H01L2224/49111 , H01L2224/49171 , H01L2224/49175 , H01L2224/4943 , H01L2224/83855 , H01L2224/85 , H01L2224/85203 , H01L2224/85205 , H01L2924/01002 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/0102 , H01L2924/01023 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/181 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/20753 , H01L2924/20755 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H02M3/1588 , H05K7/02 , Y02B70/1466 , H01L2924/00014 , H01L2924/00 , H01L2924/00012 , H01L2924/2075 , H01L2924/20754
摘要： 본 발명은 반도체장치에 관한 것으로서 하이 사이드 스위치용의 파워 M0S·FET와 로우 사이드 스위치용의 파워 MOS·FET가 직렬로 접속된 회로를 가지는 비절연형DC-DC컨버터에 있어서 하이 사이드 스위치용의 파워트랜지스터와 로우 사이드 스위치용의 파워트랜지스터와 이들을 구동하는 드라이버 회로를 각각 다른 반도체 칩(5a;5b;5c)으로 구성하고 상기 3개의 반도체 칩(5a;5b;5c)을 하나의 패키지(6a)에 수납하고 또한 상기 하이 사이드 스위치용의 파워-트랜지스터를 포함한 반도체 칩(5a)과 상기 드라이버 회로를 포함한 반도체 칩(5c)을 근접하여 배치한다. 비절연형 DC-DC컨버터의 소형화 및 전압변환 효율을 향상시킨다.
摘要翻译：本发明提供一种具有电路的非绝缘型DC-DC转换器，其中用于高侧开关的功率MOSFET和用于低侧开关的功率MOS.FET串联连接。在非绝缘型DC-DC转换器中，用于高侧开关的功率晶体管，低边开关的功率晶体管和驱动它们的驱动电路分别由不同的半导体芯片构成。三个半导体芯片被容纳在一个封装中，并且包括用于高侧开关的功率晶体管的半导体芯片和包括驱动器电路的半导体芯片被布置成彼此接近。

93. 发明公开

KR1020060039626A 데이터 출력버퍼 有权
标题翻译：数据输出缓冲器
公开(公告)号：KR1020060039626A
公开(公告)日：2006-05-09
申请号：KR1020040088798
申请日：2004-11-03
申请人： 매그나칩 반도체 유한회사
发明人： 정원화
IPC分类号： G11C7/10 , G11C7/02
摘要： 본 발명은 외부 전원전압과 상관없이 일정한 레벨을 갖는 내부 전원전압으로 구동되어 전력 노이즈를 줄여 안정적인 칩의 동작을 수행하는 기술을 개시한다. 이를 위해 외부 전원전압에 대해 일정한 레벨을 갖는 내부 전원전압을 발생하는 내부 전원전압 발생부와, 내부 전원전압으로 구동되어 출력 인에이블 신호에 의해 제어되어 출력 데이터에 따라 풀업 구동신호 및 풀다운 구동신호를 발생하는 구동신호 발생부와, 풀업 구동신호의 전위를 외부 전원전압 또는 접지전압으로 선택적으로 설정하는 제어부와, 풀업 구동신호에 따라 출력단자를 외부 전원전압으로 구동하거나, 풀다운 구동신호에 따라 출력단자를 접지전압으로 구동하는 구동부를 포함하는 것을 특징으로 한다.

94. 发明公开

KR1020060035113A 온도 보상 셀프 리프레쉬 주기 제어 장치 失效
标题翻译：温度补偿自我修复控制周期的设备
公开(公告)号：KR1020060035113A
公开(公告)日：2006-04-26
申请号：KR1020040084456
申请日：2004-10-21
申请人： 에스케이하이닉스 주식회사
发明人： 홍윤석 , 한봉석
IPC分类号： G11C11/406 , G11C11/401 , G11C7/02
CPC分类号： G11C11/40626 , G11C11/406 , G11C11/40615 , G11C2211/4061 , G11C7/04 , G11C2211/4065
摘要： A device for controlling a temperature compensated self-refresh period clamps a self-refresh signal at high temperature over a specific temperature to maintain the self-refresh period, thereby removing dependency on temperature. In the device, an oscillating signal having a period varied depending on temperature change is generated below a specific temperature, and a period of a first period signal is compared with that of the oscillating signal applied from a temperature compensated self-refresh circuit unit over the specific temperature. When the period of the oscillating signal is shorter than that of the first signal, a pulse width of an oscillating strobe signal generated in response to a plurality of division signals each obtained by dividing the period of the oscillating signal at a predetermined ratio is controlled, so that an oscillating period of the temperature compensated self-refresh circuit unit is kept at a fixed state.

95. 发明公开

KR1020060034257A 듀얼 칩 패키지 无效
标题翻译：双芯片包装
公开(公告)号：KR1020060034257A
公开(公告)日：2006-04-21
申请号：KR1020060024948
申请日：2006-03-17
申请人： 삼성전자주식회사
发明人： 이진엽
IPC分类号： H01L27/10 , H01L23/48 , G11C7/02
CPC分类号： G06F13/1673 , G06F3/0679 , G06F12/0623
摘要： 여기에 개시되는 듀얼 칩 패키지는 2개의 메모리 칩들을 포함하며, 각 메모리 칩은 상이한 어드레스 체계를 갖는 버퍼 메모리 및 플래시 메모리를 포함한다. 각 메모리 칩은 메모리 칩의 선택 및 버퍼 메모리의 선택을 각각 나타내는 제 1 및 제 2 플래그 신호들을 저장하는 레지스터와, 상기 레지스터에 저장된 상기 제 1 및 제 2 플래그 신호들을 기준 신호가 각각 비교하여 플래시 액세스 신호 및 버퍼 액세스 신호를 각각 발생하는 비교 회로와, 상기 플래시 액세스 신호 및 상기 버퍼 액세스 신호에 응답하여 상기 버퍼 메모리 및 상기 플래시 메모리를 제어하는 제어기를 포함한다.

96. 发明公开

KR1020060021098A 리플-프리 내부 전압을 발생하는 반도체 장치 有权
标题翻译：半导体器件产生无纹波内部电压
公开(公告)号：KR1020060021098A
公开(公告)日：2006-03-07
申请号：KR1020040069927
申请日：2004-09-02
申请人： 삼성전자주식회사
发明人： 채동혁 , 임영호
IPC分类号： G11C5/14 , G11C7/02
CPC分类号： G11C5/145 , G11C16/30
摘要： 여기에 개시되는 반도체 장치는 제 1 전원 라인과 제 2 전원 라인 사이에 연결된 PMOS 트랜지스터, 상기 제 1 전원 라인으로 고전압을 공급하는 고전압 발생 회로, 상기 제 1 전원 라인에서 상기 제 2 전원 라인으로 전류를 공급하는 전류 바이패스 회로, 그리고 상기 제 2 전원 라인의 전압에 응답하여 상기 PMOS 트랜지스터의 전류 구동 능력을 제어하는 제어기를 포함한다.
摘要翻译：公开的该半导体装置是一个第一电源线和用于向PMOS晶体管供给的高电压的第二电源的高电压生成电路，连接在线路电流之间从所述第一电源线的第二电源线的第一电源线以及控制器，用于响应于第二电源线的电压来控制PMOS晶体管的电流驱动能力。

97. 发明公开

KR1020050122106A 누설전류 감소를 위한 메모리 장치 失效
标题翻译：一种用于降低泄漏电流的存储器件
公开(公告)号：KR1020050122106A
公开(公告)日：2005-12-28
申请号：KR1020040047266
申请日：2004-06-23
申请人： 에스케이하이닉스 주식회사
发明人： 박상일 , 이상권
IPC分类号： G11C7/02
CPC分类号： G11C29/83
摘要： 본 발명은 누설전류 감소를 위한 메모리 장치에 관한 것으로, 특히, 메모리 장치가 대기모드일 경우, 워드라인(word line)과 비트라인(bit line) 사이의 브리지(bridge)에 의해 발생하는 누설전류를 감소시키기 위한 메모리 장치에 관한 것이다.
본 발명에 따른 실시예인 누설전류 감소를 위한 메모리 장치는 복수개의 메모리 셀에 의해 형성된 N(N은 1, 2, 3, … 의 값을 갖는 자연수)개의 메모리 셀 블럭; 상기 N개의 메모리 셀 블럭에 각각 대응하는 N+1개의 센스 앰프 블럭; 상기 N개의 메모리 셀 블럭과 상기 N+1개의 센스 앰프 블럭을 각각 연결하는 2N개의 스위칭 블럭; 상기 2N개의 스위칭 블럭을 각각 제어하는 N개의 제어기를 구비하며, 메모리 장치가 대기모드일 경우, 상기 N개의 제어기는 상기 2N개의 스위칭 블럭을 턴오프시키고, 메모리 장치가 동작모드일 경우, 상기 N개의 제어기는 상기 2N개의 스위칭 블럭 중 선택적으로 스위칭 블럭을 턴온시킨다.

98. 发明授权

KR101870840B1 출력 버퍼 회로 및 그것을 포함하는 메모리 장치 有权
公开(公告)号：KR101870840B1
公开(公告)日：2018-06-26
申请号：KR1020160145378
申请日：2016-11-02
申请人： 삼성전자주식회사
发明人： 최훈대
IPC分类号： G11C7/10 , G11C7/02
CPC分类号： H03K19/018564 , G11C7/1051 , G11C29/022 , G11C29/028 , G11C29/50008 , H03K3/012 , H03K17/16 , H03K19/018521 , H03K19/018571 , H03K19/018585 , H03K19/094
摘要： 본발명에실시예에따른출력버퍼회로는펄스생성기, 송신기, 그리고엠퍼시스컨트롤러를포함할수 있다. 펄스생성기는엠퍼시스(emphasis)의수행구간을결정하는펄스신호를생성할수 있다. 송신기는펄스신호에따라, 저항보정코드를제공받아저항보정코드에의해결정되는제 1 출력저항값을제공하거나, 엠퍼시스의수행구간동안엠퍼시스동작를수행하기위한엠퍼시스코드를제공받아엠퍼시스코드에의해결정되는제 2 출력저항값을제공하여엠퍼시스동작을수행할수 있다. 엠퍼시시스컨트롤러는펄스신호에따라, 저항보정코드또는엠퍼시스코드를송신기에제공할수 있다.

99. 发明授权

KR101752617B1 분리형 게이트 플래시 메모리 셀들의 프로그래밍 동안 외란을 감소시키기 위한 시스템 및 방법 有权
公开(公告)号：KR101752617B1
公开(公告)日：2017-06-29
申请号：KR1020167037105
申请日：2015-04-21
申请人： 실리콘 스토리지 테크놀로지 인크
发明人： 김진호 , 리안 , 마르코브빅토르
IPC分类号： G11C16/04 , G11C7/02 , G11C8/10 , G11C16/08 , G11C16/34
CPC分类号： G11C16/14 , G11C7/02 , G11C8/10 , G11C16/0408 , G11C16/0425 , G11C16/08 , G11C16/3427
摘要： 플래시메모리셀들의프로그래밍동안외란을감소시키기위한개선된제어게이트디코딩설계가개시된다. 일실시예에서, 제어게이트라인디코더는제1 섹터내의소정로우의플래시메모리셀들과연관된제1 제어게이트라인, 및제2 섹터내의소정로우의플래시메모리셀들과연관된제2 제어게이트라인에커플링된다.

100. 发明授权

KR101731408B1 플래시 메모리에 데이터를 기록하는 방법 및 관련 메모리 장치 및 플래시 메모리 有权
公开(公告)号：KR101731408B1
公开(公告)日：2017-04-28
申请号：KR1020150020066
申请日：2015-02-10
申请人： 실리콘 모션 인코포레이티드
发明人： 양충-치에
IPC分类号： G11C16/10 , G11C16/04 , G11C16/26 , G11C16/06 , G11C11/56 , G11C7/02 , G11C7/10
CPC分类号： G11C11/5628 , G11C7/02 , G11C7/1006 , G11C16/0483 , G11C16/10
摘要： 본발명은플래시메모리에데이터를기록하는방법으로서, 플래시메모리는 TLC(Triple-Level Cell) 플래시메모리이고, 플래시메모리의각 스토리지유닛은플로팅-게이트트랜지스터에의해구현되며, 각스토리지유닛은여덟개의기록전압레벨을지원하고, 상기플래시메모리에데이터를기록하는방법은, 의사-랜덤비트열(pseudo-random bit sequence)을생성하도록데이터비트를조절하는단계; 및상기여덟개의기록전압레벨중 특정한두 개의전압레벨만을이용하여상기플래시메모리에상기의사-랜덤비트열을기록하는단계를포함하는, 플래시메모리에데이터를기록하는방법을제공한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式