专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明公开

KR1020150049796A 복합 전자부품 및 그 실장 기판 审中-实审
标题翻译：复合电子元器件及其安装板
公开(公告)号：KR1020150049796A
公开(公告)日：2015-05-08
申请号：KR1020130130787
申请日：2013-10-31
申请人： 삼성전기주식회사
发明人： 박민철 , 박상수
IPC分类号： H01G4/40 , H01G2/06
CPC分类号： H01G4/40 , H01F17/0013 , H01F27/2804 , H01F2027/2809 , H01G2/06 , H05K1/0233 , H05K1/181 , H05K3/3442 , H05K2201/10015 , H05K2201/1003 , H05K2201/1006 , H05K2201/10636 , H05K2201/2045 , Y02P70/611
摘要： 본발명은복수의유전체층과상기유전체층을사이에두고서로대향하도록배치되며, 제1 측면으로노출된리드를가지는제1 내부전극및 제2 측면으로노출된리드를가지는제2 내부전극이적층된세라믹본체로이루어진커패시터와코일부를포함하는자성체본체로이루어진인덕터가결합된복합체; 상기세라믹본체의제1 측면에형성되며, 상기제1 내부전극과전기적으로연결되는제1 외부전극과제2 측면에형성되며, 상기제2 내부전극과전기적으로연결되는제2 외부전극; 및상기자성체본체의제1 및제2 단면에형성되며, 상기코일부와연결되는제3 및제4 외부전극과상기자성체본체의제1 및제2 측면에형성되는제1 및제2 더미전극;을포함하며, 상기커패시터는상기인덕터의상부에배치되며, 상기복합체는상기제3 외부전극으로형성되는입력단자, 상기제4 외부전극으로형성되는제1 출력단자와상기제2 더미전극과제2 외부전극으로형성되는제2 출력단자를포함하는출력단자및 상기제1 더미전극과제1 외부전극으로형성되는그라운드단자를포함하는복합전자부품에관한것이다.
摘要翻译：复合电子部件技术领域本发明涉及一种复合电子部件，其特征在于，包括：复合体，与由陶瓷主体构成的电容器组成，所述陶瓷主体中具有暴露于第一侧面的引线的第一内部电极和具有暴露于第一侧面的引线的第二内部电极堆叠第二侧表面，以及由包括线圈单元的磁性主体组成的电感器; 第二外部电极，形成在陶瓷主体的第一侧表面上，形成在第二侧面上，第一外部电极与第一内部电极电连接，并与第二内部电极电连接; 以及第一和第二虚拟电极，形成在磁性主体的第一和第二横截面上，并且形成在连接到线圈单元的第三和第四外部电极以及磁性主体的第一和第二侧表面上。电容器设置在电感器的上部。复合体包括由第三外部电极形成的输入端子，包括形成有第四外部电极的第一输出端子的输出端子和形成有第二虚拟电极和第二外部电极的第二输出端子，以及形成的接地端子与第一虚拟电极和第一外部电极。

92. 发明公开

KR1020150047383A 복합 전자부품 및 그 실장 기판 有权
标题翻译：复合电子元器件及其安装板
公开(公告)号：KR1020150047383A
公开(公告)日：2015-05-04
申请号：KR1020130127385
申请日：2013-10-24
申请人： 삼성전기주식회사
发明人： 박민철 , 박흥길
IPC分类号： H01G4/40 , H01G2/06
CPC分类号： H03H7/06
摘要： 본발명은, 복수의유전체층을포함하며, 서로마주보는제1, 제2 주면, 서로마주보는제1, 제2 측면및 서로마주보는제1, 제2 단면을가지는세라믹본체; 상기세라믹본체내에형성되며, 제1 단면및 제2 측면노출된제1 내부전극과제2 단면및 제2 측면으로노출된제2 내부전극을포함하는인덕터부; 상기세라믹본체내에형성된제1 및제2 내부연결도체; 및상기세라믹본체의외측에형성되며, 상기제1, 제2 내부전극, 제1 및제2 내부연결도체와전기적으로연결된제1 내지제4 외부전극;을포함하며, 상기인덕터부와상기제1 및제2 내부연결도체는병렬연결된것을특징으로하는복합전자부품을제공한다.
摘要翻译：本发明提供一种复合电子元件，它包括：陶瓷体，其包括多个电介质层，相互面对的第一主表面和第二主表面，彼此面对的第一横向侧和第二横向侧;以及相互面对的第一横截面和第二横截面; 电感器部分形成在陶瓷体中并且包括暴露于第一横截面和第二横向侧的第一内部电极和暴露于第二横截面和第二横向侧的第二内部电极; 形成在陶瓷体中的第一内部连接导体和第二内部连接导体，以及形成于陶瓷体的外部并与第一内部电极电连接的第一至第四外部电极，第二内部电极，第一内部电极连接导体和第二内部连接导体。电感器部分并联连接到第一内部连接导体和第二内部连接导体。

93. 发明授权

KR101514607B1 적층 세라믹 커패시터 및 그 실장 기판 有权
公开(公告)号：KR101514607B1
公开(公告)日：2015-04-23
申请号：KR1020140126164
申请日：2014-09-22
申请人： 삼성전기주식회사
发明人： 이병화 , 이교광 , 박민철 , 안영규 , 박상수
IPC分类号： H01G4/30 , H01G2/06
摘要： 본 발명은, 세라믹 본체의 실장 면에 3개의 외부 전극을 서로 이격되게 배치하고, 복수의 제1 및 제2 내부 전극을 포함하는 액티브층의 폭을 AT, 제1 내부 전극의 제1 또는 제2 리드부와 제2 내부 전극의 제3 리드부의 간격을 LG로 규정할 때, 0.00044 m(미터, meter) ≤ LG*log[1/AT] ≤ 0.00150 m를 만족하는 적층 세라믹 커패시터 및 그 실장 기판을 제공한다.

94. 发明授权

KR101514565B1 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 有权
标题翻译：多层陶瓷电子元件及其安装板
公开(公告)号：KR101514565B1
公开(公告)日：2015-04-22
申请号：KR1020130138632
申请日：2013-11-14
申请人： 삼성전기주식회사
发明人： 박상수 , 박민철
IPC分类号： H01G4/30 , H01G2/06
CPC分类号： H05K1/141 , H01G2/06 , H01G4/005 , H01G4/01 , H01G4/228 , H01G4/232 , H01G4/236 , H01G4/30 , H05K1/144 , H05K1/181 , H05K2201/049 , H05K2201/10015 , H05K2201/10378
摘要： 본발명은, 복수의유전체층이적층된세라믹본체와, 상기세라믹본체의양 측면에길이방향으로서로이격되게형성되며상기세라믹본체의실장면의일부까지연장되게형성된각 한쌍의제1 및제2 외부전극과, 상기유전체층을사이에두고번갈아적층되며, 상기세라믹본체의적어도일 측면을통해노출되며상기제1 및제2 외부전극과각각연결된제1 및제2 내부전극을포함하는적층세라믹커패시터; 및상기적층세라믹커패시터의실장면에접합된절연기판과, 상기절연기판상에형성되며상기제1 및제2 외부전극과각각접속된제1 및제2 접속단자를갖는인터포저기판; 을포함하는적층세라믹전자부품을제공한다.
摘要翻译：多层陶瓷电子部件包括：多个电介质层层叠的陶瓷体，在陶瓷体的两侧沿长度方向彼此分离的一对第一外部电极和第二外部电极，并延伸到陶瓷体的安装面，交替层叠在电介质层上的多层陶瓷电容器通过陶瓷体的至少一侧露出，并且包括第一和第二内部电极，其分别连接到第一和第二内部电极第二外部电极; 以及插入基板，其具有与多层陶瓷电容器的安装面接合的绝缘基板，以及形成在所述绝缘基板上并分别与所述第一外部电极和所述第二外部电极连接的第一和第二连接端子。

95. 发明授权

KR101514558B1 적층 세라믹 커패시터 有权
标题翻译：多层陶瓷电容器
公开(公告)号：KR101514558B1
公开(公告)日：2015-04-22
申请号：KR1020130128631
申请日：2013-10-28
申请人： 삼성전기주식회사
发明人： 박민철 , 박흥길
IPC分类号： H01G4/12 , H01G4/30
CPC分类号： H01G4/012 , H01G2/065 , H01G4/232 , H01G4/30 , H05K3/3442 , H05K2201/10015
摘要： 본발명은, 복수의유전체층이폭 방향으로적층되며, 서로대향하는두께방향의제1 및제2 주면, 길이방향의제1 및제2 단면및 폭방향의제1 및제2 측면을갖는세라믹본체; 상기세라믹본체내에서, 상기유전체층을사이에두고상기세라믹본체의제1 및제2 단면을통해번갈아노출되도록배치된복수의제1 및제2 내부전극; 상기유전체층상에상기세라믹본체의제1 주면및 제1 단면을통해노출되도록형성된복수의제1 더미전극; 상기유전체층상에상기세라믹본체의제1 주면및 제2 단면을통해노출되도록형성된복수의제2 더미전극; 상기세라믹본체의제1 및제2 단면에형성된제1 및제2 외부전극; 상기제1 및제2 외부전극상에형성된제1 및제2 도금층; 및상기세라믹본체의제1 주면에서상기제1 및제2 더미전극의노출된부분에상기제1 및제2 도금층과각각연결되도록형성된제1 및제2 단자전극; 을포함하며, 상기제1 및제2 외부전극은, 상기제1 및제2 더미전극과미 접촉되는내측외부전극층과, 상기제1 및제2 더미전극과접촉되는외측외부전극층을포함하는적층세라믹커패시터를제공한다.
摘要翻译：本发明提供一种多层陶瓷电容器，它包括：陶瓷体，其中多个电介质层在宽度方向上层叠，其中陶瓷体具有彼此相对的厚度方向的第一和第二圆周面，第一和沿长度方向的第二部分，以及宽度方向的第一和第二侧面; 多个第一和第二内部电极设置成交替地暴露在陶瓷体的第一和第二部分周围的电介质层上; 多个第一虚设电极，形成为通过陶瓷体的第一周面和第一部分暴露在电介质层上; 多个第二虚拟电极，形成为通过介电层上的陶瓷体的第一周面和第二部分露出; 形成在陶瓷体的第一和第二部分上的第一和第二外部电极; 形成在第一和第二外部电极上的第一和第二镀层; 以及第一和第二端子电极，其形成为在第一和第二虚拟电极在第一周向表面中暴露的区域中分别连接到第一和第二镀层。第一和第二永久电极包括不与第一和第二虚拟电极接触的内部外部电极层和与第一和第二虚拟电极接触的外部外部电极层。

96. 发明公开

KR1020150007595A 적층 세라믹 커패시터 有权
标题翻译：多层陶瓷电容器
公开(公告)号：KR1020150007595A
公开(公告)日：2015-01-21
申请号：KR1020130081761
申请日：2013-07-11
申请人： 삼성전기주식회사
发明人： 박흥길 , 박민철
IPC分类号： H01G4/12 , H01G4/30
CPC分类号： H01G4/30 , H01G4/232
摘要： 본 발명은, 복수의 유전체층을 포함하며, 서로 대향하는 두께 방향의 제1 및 제2 주면, 길이 방향의 제1 및 제2 단면 및 폭 방향의 제1 및 제2 측면을 갖는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 상기 제1 및 제2 측면을 통해 번갈아 노출되도록 배치된 복수의 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 폭-두께 단면에 형성되며, 상기 제1 및 제2 내부 전극과 전기적으로 연결된 제1 및 제2 외부 전극; 을 포함하며, 상기 세라믹 본체의 길이를 W로, 상기 세라믹 본체의 폭을 L로, 상기 세라믹 본체의 두께를 h로, 상기 제1 또는 제2 외부 전극의 길이를 B로 규정할 때, 상기 세라믹 본체의 길이와 폭의 비율 W/L은, 1.4 ≤ W/L ≤ 2.1의 범위를 만족하고, 상기 세라믹 본체의 두께 및 폭과 상기 제1 또는 제2 외부 전극의 관계 B×h/L은, B×h/L ≤ 1.27의 범위를 만족하는 적층 세라믹 커패시터를 제공한다.
摘要翻译：提供了一种多层陶瓷电容器。多层陶瓷电容器包括陶瓷体，该陶瓷体包括多个电介质层，在厚度方向彼此相对的第一和第二主表面，沿长度方向的第一和第二横截面以及宽度方向上的第一和第二侧; 第一和第二内部电极，其布置成交替地暴露在陶瓷体中的电介质层之间的第一和第二侧; 以及第一外部电极和第二外部电极，其形成在陶瓷体的宽度 - 厚度的横截面中，并且与第一和第二内部电极电连接。陶瓷体的长度为W.定义陶瓷体的宽度为L，陶瓷体的厚度为h，第一或第二外部电极的长度为B，陶瓷的宽度比在1.4 <= W / L <= 2.1的范围内满足长度W / L的身体。在B×h / L <= 1.27的范围内满足厚度与宽度之间的关系以及第一或第二外部电极B×h / L。

97. 发明公开

KR1020150003112A 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 有权
标题翻译：多层陶瓷电容器及其多层陶瓷电容器的安装电路
公开(公告)号：KR1020150003112A
公开(公告)日：2015-01-08
申请号：KR1020140158189
申请日：2014-11-13
申请人： 삼성전기주식회사
发明人： 박민철 , 이병화 , 안영규 , 박상수
IPC分类号： H01G4/12 , H01G4/30 , H01G2/06
摘要： 본 발명은, 복수의 유전체층이 적층되는 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성되는 복수의 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부에 형성되는 상부 커버층; 상기 액티브층의 하부에 형성되며, 상기 상부 커버층에 비해 두꺼운 두께를 가지는 하부 커버층; 및 상기 세라믹 본체의 양 단면과 상하 면의 일부를 덮도록 형성되는 외부 전극; 을 포함하며, 상기 액티브층의 최하단의 내부 전극의 단부에서 상기 세라믹 본체의 하면의 일부를 덮고 있는 외부 전극의 단부까지의 거리를 E로, 상기 외부 전극의 단부에서 상기 액티브층의 최하단의 내부 전극까지의 최단 거리를 T로, 상기 세라믹 본체의 길이 방향의 마진을 F로 규정할 때, 1.2≤ E/T이며, 30 ㎛ ≤ F의 범위를 만족하며, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로, 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는적층 세라믹 커패시터를 제공한다.
摘要翻译：提供一种降低由压电现象引起的振动产生的噪声的多层陶瓷电容器，能够抑制由热或机械冲击引起的分层或裂纹。本发明包括：堆叠多个电介质层的陶瓷主体; 通过在内部电极之间具有电介质层，通过包括形成为交替地暴露于陶瓷主体的两端侧的多个内部电极来形成容量的有源层; 形成在有源层的上部的上覆盖层; 下覆盖层，其形成在有源层的下部，并且具有比上覆盖层更厚的厚度; 以及形成为覆盖陶瓷主体的上侧和下侧以及两端侧的一部分的外部电极。当从活性层的最低端的内部电极的端部到覆盖部分的外部电极的端部的距离时，多层陶瓷电容器满足1.2 <= E / T和30μm<= F的范围陶瓷主体的下侧的距离为E，从外部电极的端部到有源层的最下端的内部电极的最短距离为T，陶瓷主体的长度方向的余量在层叠陶瓷电容器中，作为有源层的中心部偏离陶瓷主体的中心部的比例（B + C）/ A满足1.063 <=（B + C）/ A <= 1.745，当陶瓷主体的整个厚度的1/2为A时，下覆盖层的厚度为B，活性层的整个厚度的1/2为C，上覆盖层的厚度为D.

98. 发明授权

KR101462759B1 적층 세라믹 커패시터 및 그 실장 기판 有权
公开(公告)号：KR101462759B1
公开(公告)日：2014-12-01
申请号：KR1020130009943
申请日：2013-01-29
申请人： 삼성전기주식회사
发明人： 박민철 , 박상수 , 안영규 , 이병화
IPC分类号： H01G4/12 , H01G4/30 , H05K1/18
CPC分类号： H01G4/30 , H01G2/065 , H01G4/012 , H01G4/12
摘要： 본발명은, 평균두께가 0.2 내지 2.0 μm인복수의유전체층이적층된세라믹본체; 상기유전체층을사이에두고상기세라믹본체의양 단면을통해번갈아노출되도록형성된복수의제1 및제2 내부전극을포함하여용량이형성되는액티브층; 상기액티브층의상부에형성된상부커버층; 상기액티브층의하부에형성되며, 상기상부커버층에비해두꺼운두께를갖는하부커버층; 및상기세라믹본체의양 단면을덮도록형성된제1 및제2 외부전극; 을포함하며, 상기하부커버층에인접한최외층내부전극은상부또는하부면에산화층이형성되어있으며, 상기세라믹본체의길이-두께방향단면에있어서상기최외층내부전극의길이를 Le, 두께를 te 및상기산화층의길이를 Lo, 두께를 to라규정할때, 50%〈 Lo/Le×100 및 30%〈 to/te×100〈 80% 을만족하는적층세라믹커패시터를제공한다.

99. 发明公开

KR1020140126084A 적층 세라믹 커패시터 및 그 실장 기판 审中-实审
标题翻译：多层陶瓷电容器及其安装板
公开(公告)号：KR1020140126084A
公开(公告)日：2014-10-30
申请号：KR1020130044157
申请日：2013-04-22
申请人： 삼성전기주식회사
发明人： 박민철 , 박흥길
IPC分类号： H01G4/232 , H01G4/30 , H01G2/06
CPC分类号： H01G4/385 , H01G4/232 , H01G4/30 , H05K1/181
摘要： 본 발명은, 복수의 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체; 상기 세라믹 본체 내에 형성되며, 제1 측면으로 노출된 리드를 갖는 제1 내부전극과 제2 측면으로 노출된 리드를 갖는 제2 내부전극을 포함하는 제1 커패시터부와 제1 측면으로 노출되며, 상기 제1 내부전극의 리드와 이격된 리드를 갖는 제3 내부전극과 제2 측면으로 노출되며, 상기 제2 내부전극의 리드와 이격된 리드를 갖는 제4 내부전극을 포함하는 제2 커패시터부와 상기 제1 내부전극과 제4 내부전극은 서로 중첩되는 영역을 가지며, 상기 중첩되는 영역에 의해 형성되는 제3 커패시터부; 상기 세라믹 본체 내에 형성되며, 제1 및 제2 측면으로 노출된 제1 및 제2 내부 연결도체; 및 상기 세라믹 본체의 제1 및 제2 측면에 형성되며, 상기 제1 내지 제4 내부전극, 제1 및 제2 내부 연결도체와 전기적으로 연결된 제1 내지 제4 외부 전극;을 포함하며, 상기 제1 커패시터부는 상기 제2 내부 연결도체와 직렬로 연결되며, 상기 제2 커패시터부는 상기 제1 내부 연결도체와 직렬로 연결된 적층 세라믹 커패시터를 제공한다.
摘要翻译：多层陶瓷电容器包括陶瓷体，第一至第三电容器部分，第一和第二内部连接导体以及第一至第四外部电极。陶瓷体包括多个电介质层，并且具有彼此面对的第一和第二主表面，彼此面对的第一和第二侧表面以及彼此面对的第一和第二端面。第一至第三电容器部分形成在陶瓷体中。第一电容器部分包括具有暴露于第一侧表面的引线的第一内部电极和具有暴露于第二侧表面的引线的第二内部电极。第二电容器部分包括暴露于第一侧表面的第三内部电极，其具有与第一内部电极的引线分离的引线，以及暴露于第二侧表面的第四内部电极，其具有与第二内部引线分离的引线电极。第三电容器部分由第一内部电极和第四内部电极彼此重叠的重叠区域形成。第一和第二内部连接导体形成在陶瓷体中并暴露于第一和第二侧表面。第一至第四外部电极形成在陶瓷体的第一和第二侧表面处，并且电连接到第一至第四内部电极以及第一和第二内部连接导体。第一电容器部分与第二内部连接导体串联连接。第二电容器部分与第一内部连接导体串联连接。

100. 发明授权

KR101452049B1 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체 有权
公开(公告)号：KR101452049B1
公开(公告)日：2014-10-22
申请号：KR1020120126450
申请日：2012-11-09
申请人： 삼성전기주식회사
发明人： 안영규 , 박민철 , 김태혁 , 박상수
IPC分类号： H01G4/12 , H01G4/30 , H01G2/06
CPC分类号： H01G4/12 , H01G2/065 , H01G4/012 , H01G4/30 , H05K3/3442 , H05K2201/10015 , H05K2201/2045 , Y02P70/613
摘要： 본 발명은, 복수의 유전체층이 적층된 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부에 형성된 상부 커버층; 상기 액티브층의 하부에 형성되며, 상기 상부 커버층에 비해 두꺼운 두께를 갖는 하부 커버층; 상기 상부 또는 하부 커버층 중 적어도 하나의 내부에 상기 세라믹 본체의 상면 또는 하면을 통해 비치도록 용량 형성과 무관하게 형성된 더미 전극; 및 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극; 을 포함하며, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로, 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 적층 세라믹 커패시터를 제공한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式