专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101832639B1 관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법 有权
标题翻译：使用贯通电极和贯通电极的多层基板的制造方法
公开(公告)号：KR101832639B1
公开(公告)日：2018-02-26
申请号：KR1020167013369
申请日：2014-11-10
申请人： 다나카 기킨조쿠 고교 가부시키가이샤
发明人： 오가시와도시노리 , 무라이히로시 , 가네히라유키오
IPC分类号： B81C1/00
CPC分类号： B81C1/00301 , B23K20/023 , B81B7/007 , B81B2207/095 , B81C2203/037 , H01L21/4857 , H01L21/486 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L23/49866 , H01L2924/0002 , H01L2924/00
摘要： 본발명은관통구멍을갖는기판에설치되는관통전극에관한것으로, 상기관통구멍을관통하는관통부와상기관통부중 적어도일단부에형성되고, 관통전극보다도광폭의볼록형상범프부와, 상기볼록형상범프부의상기기판과의접촉면상에형성되는적어도 1층의금속막으로이루어지고, 상기관통전극부및 상기볼록형상범프부는, 순도가 99.9중량% 이상이며, 평균입경이 0.005㎛∼1.0㎛인금, 은, 팔라듐, 백금으로부터선택되는 1종이상의금속분말이소결하여이루어지는소결체로부터형성된것이며, 상기금속막은, 순도가 99.9중량% 이상인금, 은, 팔라듐, 백금중 어느하나로이루어지는관통전극이다. 본발명에관한관통전극은, 다층구조의회로기판에유용하고, MEMS 등의소자의배선길이의단축을가능하게함과함께, 기밀밀봉에도대응가능하다.
摘要翻译：本发明中，形成在所述通孔通部，并通过贯通电极延伸到比与宽凸包部贯通bujung至少一个端部的凸部贯通电极在具有通孔形状的衬底上设置由形成所述衬底的所述凸块的接触表面上的至少一个层的金属膜构成，所述贯通孔部与所述凸状隆起部，纯度大于99.9重量％，平均粒径0.005㎛〜1.0㎛ingeum，银，钯和铂;并且金属膜是由纯度为99.9wt％或更高的金，银，钯和铂中的任何一种制成的贯通电极。根据本发明的贯通电极可用于多层电路板，并且可以缩短诸如MEMS的元件的布线长度，并且还可以密封。

2. 发明授权

KR101659638B1 층상형 MEMS 구조 및 그 방법 有权
标题翻译： MEMS层状MEMS结构及其方法
公开(公告)号：KR101659638B1
公开(公告)日：2016-09-26
申请号：KR1020117014438
申请日：2009-12-23
申请人： 사일렉스 마이크로시스템스 에이비
发明人： 에베포르스토르비외른 , 켈베스텐에드바르드 , 오그렌페테르 , 스베딘니클라스 , 에릭손토마스
IPC分类号： H01L23/522 , B81B7/00
CPC分类号： G02B26/0833 , B81B7/0006 , B81B7/007 , B81B2207/092 , B81B2207/095 , G02B6/3518 , G02B6/3584 , G02B26/0841 , H01L21/76898 , H01L23/481 , H01L2924/0002 , H01L2924/00012 , H01L2924/00
摘要： 본발명은도전성층들사이에절연층들을가진적어도 3 개의교호의전기적도전성층들을포함하는, 층상형마이크로전자및/또는마이크로기계구조에관한것이다. 또한, 제 1 외부층 내의비아로서, 상기비아는층을통하여웨이퍼네이티브재료로이루어진절연된도전성접속을포함하는, 상기제 1 외부층 내의비아, 상기외부층들을통하여, 제 1 외부층 내의비아로, 상기층들을통한도전성을제공하기위해연장되는전기적도전성플러그, 및상기다른층들중 적어도하나의선택된층 내의도전성플러그를, 상기선택된층 내의재료로부터플러그를절연시키기위해둘러싸는절연인클로저가제공되어있다. 본발명은, 적어도하나의방향으로이동가능하도록공동위에이동가능부재가제공되어있는마이크로전자및/또는마이크로기계디바이스에관한것이다. 이디바이스는본 발명에따른층상형구조를갖는다. 이러한층상형 MEMS 구조를제작하는방법이또한제공된다.

3. 发明公开

KR1020160053935A 수직형 피드스루들을 이용한 웨이퍼-레벨 허메틱 패키징 방법 审中-实审
标题翻译：具有垂直进给的水平包裹方法
公开(公告)号：KR1020160053935A
公开(公告)日：2016-05-13
申请号：KR1020167006546
申请日：2013-09-11
申请人： 알페르 사이드 엠레 , 토룬발즈 무스타파 메르트 , 아킨 타이푼
发明人： 알페르사이드엠레 , 토룬발즈무스타파메르트 , 아킨타이푼
IPC分类号： B81C1/00
CPC分类号： B81C1/00301 , B81B2207/095 , B81C2203/0118 , B81C2203/0145 , B81C2203/031 , B81C2203/035 , B81C2203/036 , B81C2203/0792 , H01L23/02 , H01L23/04 , H01L23/06 , H01L23/10 , H01L2224/48463
摘要： 본발명은허메틱캐비티내에캡슐화되는것이바람직하며상기허메틱캐비티의기밀특성(hermeticity)을파괴하지않고상기허메틱캐비티외부로의적어도단일또는다수의전기리드의이송을필요로하는 MEMS 구조들에서사용되는웨이퍼-레벨패키징방법에관한것이다. 리드이송은캡슐화캐비티를생성하도록하는동일한제조단계내에서캐핑기판상에패터닝되는수직형피드스루들을사용하여달성된다. 더군다나, 수직형피드스루들및 이러한피드스루들에도달하게되는비어개구부들의구조는비어개구부들내측에서의도체-재충전을필요로하지않고기존의와이어본딩이상기수직형피드스루들을외부세계에접속하기에충분하게되는방식으로이루어진다. 본발명의방법은박막금속들및 합금들과같은여러실링재료를사용하는저온열압착방식의본딩/실링프로세스들과병용되고또한, 실리콘-글라스애노드또는실리콘-실리콘융착프로세스(silicon-glass anodic or silicon-silicon fusion bonding process)들과병용(竝用)된다.
摘要翻译：用于MEMS结构的晶片级封装方法，其希望被封装在密封腔中，并且需要将至少一个或多个电引线传送到腔的外部，而不破坏腔的气密性。使用在相同制造步骤中的封盖基板上图案化的垂直馈通来实现引线转移以产生封装腔。此外，到达这些馈通的垂直馈通和通孔的结构被布置成使得常规的引线键合足以将垂直馈通连接到外部世界，而不需要在通孔开口内部进行导体再填充。该方法与使用各种密封材料如薄膜金属和合金以及硅玻璃阳极或硅 - 硅熔合工艺的低温热压基接合/密封工艺兼容。

4. 发明授权

KR101560961B1 웨이퍼 레벨 패키지 및 그 제조 방법 有权
标题翻译：水平包装及其生产方法
公开(公告)号：KR101560961B1
公开(公告)日：2015-10-15
申请号：KR1020137029070
申请日：2012-03-28
申请人： 에프코스 아게
发明人： 바우어,크리스찬 , 크루저,한스 , 포트만,주에르겐 , 스텔츠르,알로이스 , 폴,울프강 , 코츠,로버트
IPC分类号： B81B7/02 , B81C1/00 , H01L41/053 , H01L23/48
CPC分类号： H01L41/053 , B81B2207/095 , B81C1/00301 , H01L24/11 , H01L41/25 , H01L2224/1134 , H01L2924/01322 , H01L2924/12042 , H01L2924/1461 , H03H9/1071 , Y10T29/42 , H01L2924/00 , H01L2924/00014
摘要： 바람직하게는물질이동일한 2개의압전웨이퍼들로이루어진밀봉적웨이퍼레벨패키지및 이를위한제조방법이설명된다. 두웨이퍼들사이의전기적및 기계적결합은프레임구조물및 필라에의해이루어지며, 2개의웨이퍼상에분포하는프레임구조물및 필라의부분구조물은결합층들을이용하여웨이퍼본딩된다.
摘要翻译：提出了由两个压电晶片组成的密封晶片级封装，其优选在材料方面是相同的及其制造方法。两个晶片之间的电气和机械连接通过框架结构和支柱实现，其框架结构和支柱分布在两个晶片之间的部分结构借助于连接层进行晶片结合。

5. 发明授权

KR101548384B1 캡슐화 모듈, 캡슐화 모듈 제조 방법 및 이의 사용 有权
标题翻译：封装模块的生产和使用方法
公开(公告)号：KR101548384B1
公开(公告)日：2015-08-28
申请号：KR1020097015059
申请日：2007-12-14
申请人： 콘티넨탈 테베스 아게 운트 코. 오하게 , 무라타 일렉트로닉스 오와이
发明人： 하르트만베른하르트 , 힐저로란트 , 꾸이스마헤이끼 , 또르껠리알띠
IPC分类号： B81C1/00 , B81B7/00
CPC分类号： H01L23/055 , B81B2207/012 , B81B2207/095 , B81B2207/096 , B81B2207/097 , B81C1/0023 , B81C1/00301 , H01L2224/73204 , H01L2924/01019 , H01L2924/01079 , H01L2924/01322 , H01L2924/1433 , H01L2924/1461 , H01L2924/00
摘要： 본발명은캡슐화모듈 (A) 의제조및/또는마이크로기계적구성물을캡슐화하는방법에관한것으로서, 관통접촉부 (2), 전선, 접촉부및/또는전자구조물과같은전자접속수단이, 하나이상의구조화공정및/또는에칭공정을통하여특히도핑된실리콘인전기전도성인반도체재료의블랭크로부터형성되고, 전자접속수단의형성공정에서, 전자접속수단이배열되는반도체재료의대좌 (6) 가생기게되고, 전자접속수단은그 후에매립재료 (9) 로매립되고매립재료및/또는반도체대좌 (6) 는규정된수의전자접속수단이캡슐화모듈 (A) 의외부면 (7, 8) 중적어도하나에전기적접촉부를갖는정도로매립된이후에제거되는방법으로서, 적어도하나의구조화및/또는에칭공정에의한전자접속수단을형성하는공정동안관통접촉부 (2) 가각각구성되는적어도하나의고립된재료의둑이반도체재료 (6) 의대좌에형성되고, 이는반도체전극 (3) 을형성한다. 본발명은또한적어도하나의관통접촉부 (2) 및적어도하나의반도체전극 (3) 과캡슐화모듈및/또는마이크로기계적구성물및 이들을자동차에사용하는것에관한것이다.

6. 发明公开

KR1020140088070A 시스템-인-패키지 디바이스를 제조하는 방법 및 시스템-인-패키지 디바이스 审中-实审
标题翻译：制造系统级封装设备的方法和系统级封装设备
公开(公告)号：KR1020140088070A
公开(公告)日：2014-07-09
申请号：KR1020147002380
申请日：2012-06-29
申请人： 무라타 일렉트로닉스 오와이
发明人： 쿠이스마헤이키 , 누루미사미
IPC分类号： H01L25/04 , H01L25/16 , B81C1/00
CPC分类号： B81B7/0074 , B81B2201/0235 , B81B2201/025 , B81B2201/0257 , B81B2201/0264 , B81B2201/036 , B81B2207/012 , B81B2207/095 , B81C1/00333 , G01C19/5783 , G01L19/0084 , G01L19/148 , G01P1/023 , G01P1/026 , G01P15/0802 , H01L21/568 , H01L23/528 , H01L23/5389 , H01L24/16 , H01L24/17 , H01L24/19 , H01L24/32 , H01L24/73 , H01L24/83 , H01L24/92 , H01L24/96 , H01L24/97 , H01L25/16 , H01L25/18 , H01L25/50 , H01L27/14618 , H01L2223/6677 , H01L2224/12105 , H01L2224/16145 , H01L2224/16227 , H01L2224/1703 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/8312 , H01L2224/8319 , H01L2224/92125 , H01L2224/97 , H01L2924/12042 , H01L2924/14 , H01L2924/1433 , H01L2924/1461 , H01L2924/15311 , H01L2924/181 , H01L2924/18162 , H01L2224/81 , H01L2224/83 , H01L2924/00012 , H01L2924/00
摘要： 시스템-인-패키지 디바이스의 제조 방법 및 시스템-인-패키지 디바이스가 개시되어 있다. 방법에서, 사전결정된 치수들을 가진 적어도 하나의 제 1 스피시즈 다이, 사전결정된 치수들을 가진 적어도 하나의 제 2 스피시즈 다이 및 시스템-인-디바이스의 적어도 하나의 추가의 구성 요소가 시스템-인-패키지 디바이스에 포함된다. 제 1 및 제 2 스피시즈 다이들 중 적어도 하나가 리디멘져닝을 위해 선택되고 재료가 선택된 다이의 적어도 하나의 측면에 추가되어 추가된 재료 및 선택된 다이가 리디멘져닝된 다이 구조를 형성한다. 접속 층은 리디멘져닝된 다이 구조 상에 형성된다. 리디멘져닝된 다이 구조는 선택되지 않은 다이 및 접속 층을 통해 리디멘져닝된 다이 구조와 접촉하는 적어도 하나의 추가의 구성 요소를 장착하도록 디멘져닝된다.
摘要翻译：公开了一种制造系统级封装器件的方法，以及一种系统级封装器件。在该方法中，至少一个具有预定尺寸的第一种模具，具有预定尺寸的至少一个第二种类模具，并且系统级装置中的至少一个另外的部件被包括在系统级封装装置中。选择第一和第二种类模具中的至少一种用于重新定向，并且将材料添加到所选择的模具的至少一侧，使得添加的材料和所选择的模具形成重新定型的模具结构。在重新定型的模具结构上形成连接层。尺寸设计为重新定型的模具结构，以允许非选择的模具和至少一个另外的部件通过连接层与重新定向的模具结构接触。

7. 发明公开

KR1020070075857A 웨이퍼 레벨 패키징 캡 및 그 제조방법 有权
标题翻译： WAFER LEVEL PACKAGING CAP及其制作方法
公开(公告)号：KR1020070075857A
公开(公告)日：2007-07-24
申请号：KR1020060004560
申请日：2006-01-16
申请人： 삼성전자주식회사
发明人： 김용성 , 김운배 , 이창승 , 정규동
IPC分类号： H01L21/60
CPC分类号： B81C1/00301 , B81B2207/095 , B81C2203/0118 , H01L23/04 , H01L2924/01079 , H01L2924/16235
摘要： A wafer level packaging cap and a manufacturing method thereof are provided to realize a patterning in a deep hollow unit by spray-coating an upper surface and a lower surface of the hollow unit with a metal material and patterning them through a lift-off process. A hollow unit(20a) providing a space where a device is accommodated is formed on a lower surface of a cap substrate(20). The cap substrate has a first passing hole and is coupled to a device wafer(4). The first passing hole passes through the position where the hollow hole is prepared. A dielectric(22) is prepared on an upper surface of the cap substrate and has a second passing hole corresponding to the first passing hole. A cap pad(24) is prepared on an upper portion of the dielectric. A metal line(26) is formed on the lower surface of the cap substrate to be corresponding to plural device pads(46) electrically connected to the device. The metal line and the cap pad are electrically connected in the first and second passing holes.
摘要翻译：提供晶片级封装盖及其制造方法，通过用金属材料喷涂中空单元的上表面和下表面并通过剥离工艺将其图案化，从而在深空心单元中实现图案化。在盖基板（20）的下表面上形成提供装置的空间的中空单元（20a）。盖衬底具有第一通孔并且耦合到器件晶片（4）。第一通孔穿过中空孔准备的位置。在盖基板的上表面上制备电介质（22），并具有与第一通孔相对应的第二通孔。在电介质的上部制备帽垫（24）。金属线（26）形成在盖基板的下表面上，以对应于与设备电连接的多个器件焊盘（46）。金属线和盖垫在第一和第二通孔中电连接。

8. 发明授权

KR101683688B1 집적 회로 패키지 및 집적 회로 패키지 제조 방법 有权
标题翻译：集成电路封装和制造集成电路封装的方法
公开(公告)号：KR101683688B1
公开(公告)日：2016-12-07
申请号：KR1020140067450
申请日：2014-06-03
申请人： 인텔 도이칠란드 게엠베하
发明人： 메이어,토르스텐 , 오프너,제랄드 , 뮐러,크리스티안 , 만코프,레인하드 , 게이슬러,크리스티안 , 어거스틴,안드레아스
IPC分类号： H01L25/065 , H01L23/28 , H01L23/48
CPC分类号： B81B7/0077 , B81B7/007 , B81B2207/012 , B81B2207/095 , B81C1/00333 , H01L24/19 , H01L2224/04105 , H01L2224/12105 , H01L2224/16146 , H01L2224/16227 , H01L2224/24137 , H01L2224/32145 , H01L2224/48091 , H01L2224/48137 , H01L2224/48145 , H01L2224/48227 , H01L2224/73259 , H01L2224/73267 , H01L2924/1431 , H01L2924/1461 , H01L2924/15311 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要： 칩배열은몰드컴파운드; 및몰드컴파운드내에적어도부분적으로내장된마이크로전자기계시스템소자를포함할수 있다.
摘要翻译：芯片布置可以包括：模具化合物; 以及至少部分地嵌入模具化合物中的微机电系统装置。

9. 发明公开

KR1020160015392A 편향가능 구조를 포함하는 디바이스 有权
标题翻译：通过其结构和方法
公开(公告)号：KR1020160015392A
公开(公告)日：2016-02-12
申请号：KR1020167001911
申请日：2009-12-23
申请人： 사일렉스 마이크로시스템스 에이비
发明人： 에베포르스토르비외른 , 켈베스텐에드바르드 , 오그렌페테르 , 스베딘니클라스 , 에릭손토마스
IPC分类号： H01L23/48 , H01L21/768 , G02B26/08 , G02B6/35 , B81B7/00
CPC分类号： G02B26/0833 , B81B7/0006 , B81B7/007 , B81B2207/092 , B81B2207/095 , G02B6/3518 , G02B6/3584 , G02B26/0841 , H01L21/76898 , H01L23/481 , H01L2924/0002 , H01L2924/00012 , H01L2924/00
摘要： 본발명은도전성층들사이에절연층들을가진적어도 3 개의교호의전기적도전성층들을포함하는, 층상형마이크로전자및/또는마이크로기계구조에관한것이다. 또한, 제 1 외부층 내의비아로서, 상기비아는층을통하여웨이퍼네이티브재료로이루어진절연된도전성접속을포함하는, 상기제 1 외부층 내의비아, 상기외부층들을통하여, 제 1 외부층 내의비아로, 상기층들을통한도전성을제공하기위해연장되는전기적도전성플러그, 및상기다른층들중 적어도하나의선택된층 내의도전성플러그를, 상기선택된층 내의재료로부터플러그를절연시키기위해둘러싸는절연인클로저가제공되어있다. 본발명은, 적어도하나의방향으로이동가능하도록공동위에이동가능부재가제공되어있는마이크로전자및/또는마이크로기계디바이스에관한것이다. 이디바이스는본 발명에따른층상형구조를갖는다. 이러한층상형 MEMS 구조를제작하는방법이또한제공된다.
摘要翻译：本发明涉及分层的微电子和/或微机械结构，其包括在导电层之间具有绝缘层的至少三个交替的导电层。还提供了在第一外层中的通孔，所述通孔包括由穿过该层的晶片天然材料制成的绝缘导电连接，在第一外层中延伸穿过其它层并进入所述通孔的导电插塞，以便提供通过层的导电性，以及围绕所述其它层的至少一个所选层的所述导电插塞的绝缘外壳，用于使所述插塞与所述选定层中的材料绝缘。它还涉及微电子和/或微机械装置，其包括设置在空腔上方的可动构件，使得其可在至少一个方向上移动。该装置具有根据本发明的分层结构。还提供了制造这种分层MEMS结构的方法。

10. 发明公开

KR1020140143099A 집적 회로 패키지 및 집적 회로 패키지 제조 방법 有权
标题翻译：芯片布置和制造芯片布置方法
公开(公告)号：KR1020140143099A
公开(公告)日：2014-12-15
申请号：KR1020140067450
申请日：2014-06-03
申请人： 인텔 도이칠란드 게엠베하
发明人： 메이어,토르스텐 , 오프너,제랄드 , 뮐러,크리스티안 , 만코프,레인하드 , 게이슬러,크리스티안 , 어거스틴,안드레아스
IPC分类号： H01L25/065 , H01L23/28 , H01L23/48
CPC分类号： B81B7/0077 , B81B7/007 , B81B2207/012 , B81B2207/095 , B81C1/00333 , H01L24/19 , H01L2224/04105 , H01L2224/12105 , H01L2224/16146 , H01L2224/16227 , H01L2224/24137 , H01L2224/32145 , H01L2224/48091 , H01L2224/48137 , H01L2224/48145 , H01L2224/48227 , H01L2224/73259 , H01L2224/73267 , H01L2924/1431 , H01L2924/1461 , H01L2924/15311 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012 , H01L25/065 , H01L23/28 , H01L23/48 , H01L23/488
摘要： 칩 배열은 몰드 컴파운드; 및 몰드 컴파운드 내에 적어도 부분적으로 내장된 마이크로 전자기계 시스템 소자를 포함할 수 있다.
摘要翻译：本发明涉及一种芯片布置及其制造方法。根据本发明的实施例的芯片装置包括模具化合物和部分地嵌入模具化合物中的微机电系统装置。模具化合物包括塑料材料。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式