专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP4699510B2 D / a converter 有权
公开(公告)号：JP4699510B2
公开(公告)日：2011-06-15
申请号：JP2008500475
申请日：2007-02-09
申请人：パナソニック株式会社
发明人：慎一張替
IPC分类号： H03M3/02
CPC分类号： H03M7/3031 , H03M3/354 , H03M3/50 , H03M7/3026

2. 发明专利

JPWO2008129975A1 ＤＡ変換器及びＤＡ変換方法有权
公开(公告)号：JPWO2008129975A1
公开(公告)日：2010-07-22
申请号：JP2009510839
申请日：2008-04-14
申请人：株式会社アドバンテスト
发明人：山本　和弘 , 和弘山本 , 岡安　俊幸 , 俊幸岡安
IPC分类号： H03M3/02
CPC分类号： H03M3/51 , H03M3/502 , H03M7/3024 , H03M7/3031
摘要：入力されるデジタル信号をアナログ信号に変換するDA変換器であって、デジタル信号の積分値を、一定周期のサイクル毎に出力する積分器と、積分器が出力する積分値が、所定の参照値より大きい超過状態になったか否かを比較するレベル比較部と、レベル比較部における比較結果に基づいて、積分値から、予め定められた値を減じるフィードバック部と、積分器が出力するサイクル毎の積分値、及び、それぞれの直前のサイクルにおける積分値から、一定周期未満の時間分解能で、超過状態に遷移した変化点のタイミング情報を生成するタイミング情報生成部と、タイミング情報に基づいて、一定周期未満の時間分解能でタイミング信号を生成するタイミング発生部と、タイミング信号に基づいて、アナログ信号を生成する信号処理部とを備えるDA変換器を提供する。

3. 发明专利

JP4270998B2 Analog signal output circuit and the multi-level δσ modulator using the analog signal output circuit 有权
公开(公告)号：JP4270998B2
公开(公告)日：2009-06-03
申请号：JP2003350126
申请日：2003-10-08
申请人： Necエレクトロニクス株式会社
发明人：哲也松本
IPC分类号： H03M1/66 , H03M3/02 , H03M1/68 , H03M3/04 , H03M7/36
CPC分类号： H03M3/344 , H03M3/358 , H03M3/502 , H03M7/3026 , H03M7/3031

4. 发明专利

JP4037442B2 Pulse modulator and pulse modulation method 有权
公开(公告)号：JP4037442B2
公开(公告)日：2008-01-23
申请号：JP2006500104
申请日：2004-05-06
申请人：リテフゲゼルシャフトミットベシュレンクテルハフツングLitef Gesellschaft Mit Beschrankter Haftung
发明人：スパーリンガー，ギュンター
IPC分类号： H03M7/32 , H03C1/00 , H03M7/00
CPC分类号： H03M7/3017 , H03M7/3026 , H03M7/3031

5. 发明专利

JPWO2007094255A1 Ｄ／Ａ変換器有权
公开(公告)号：JPWO2007094255A1
公开(公告)日：2009-07-02
申请号：JP2008500475
申请日：2007-02-09
申请人：パナソニック株式会社
发明人：慎一張替 , 慎一張替
IPC分类号： H03M7/32
CPC分类号： H03M7/3031 , H03M3/354 , H03M3/50 , H03M7/3026
摘要： D/A変換器(100)は、デジタル信号を入力し、量子化基準値に基づき量子化する量子化器(105)を含むデルタシグマ変調回路(102)と、デルタシグマ変調回路の出力をアナログ信号に変換し出力する局部D/A変換回路(107)と、量子化器の量子化基準値を補正する制御回路(109)とを備える。量子化基準値は量子化器が出力し得る複数の離散的な出力値毎に設定される。制御回路(109)は、デルタシグマ変調回路(102)の後段に接続され、少なくとも局部D/A変換回路(107)を含む後段の回路において発生する歪みをキャンセルするように量子化基準値を補正する。

6. 发明专利

JP2008544726A Implementation and / or use of the amplifier, as well as methods and apparatus for the implementation of the various amplification related operations 审中-公开
公开(公告)号：JP2008544726A
公开(公告)日：2008-12-04
申请号：JP2008519527
申请日：2006-06-27
申请人：クゥアルコム・フラリオン・テクノロジーズ、インコーポレイテッドQualcomm Flarion Technologies, Inc.
发明人：ラロイア、ラジブ , リチャードソン、トム , レーン、フランク・エー．
IPC分类号： H03F3/217 , H03F3/24 , H04B1/04
CPC分类号： H03F1/34 , H03F3/217 , H03M3/388 , H03M3/40 , H03M7/3006 , H03M7/3017 , H03M7/3028 , H03M7/3031 , H03M7/304
摘要：【課題】増幅器の実装および／または使用、ならびに種々の増幅関連操作の実施のための方法および装置【解決手段】
増幅器の実装および／または使用、ならびに種々の増幅関連操作の実施のための方法および装置について説明する。これらの方法は、スイッチング型の増幅器との使用に好適であるが、これに限定されない。本明細書に記載の方法および装置は、スイッチング増幅器の使用によって通常であれば発生するであろう歪みを低減および／または補償しながら、スイッチング増幅器を使用することを可能にする。本明細書に記載の方法および装置は、無線送信における実用的応用および／または他の応用を可能にするように、単独での使用、または、スイッチング増幅器の非理想的動作の補償を容易にしうる各種新規の信号方式との併用が可能である。
【選択図】図２２

7. 发明专利

JP2005117431A Analog signal output circuit and multi-level δσ modulator using the analog signal output circuit 有权
标题翻译：模拟信号输出电路和多级DeltaSigma调制器使用模拟信号输出电路
公开(公告)号：JP2005117431A
公开(公告)日：2005-04-28
申请号：JP2003350126
申请日：2003-10-08
申请人： Nec Electronics Corp , Necエレクトロニクス株式会社
发明人： MATSUMOTO TETSUYA
IPC分类号： H03M1/66 , H03M1/68 , H03M3/02 , H03M3/04 , H03M7/36
CPC分类号： H03M3/344 , H03M3/358 , H03M3/502 , H03M7/3026 , H03M7/3031
摘要： PROBLEM TO BE SOLVED: To reduce nonlinear errors in a local digital analog conversion circuit, etc., for outputting an analog signal corresponding to a multi-level with a relatively simple configuration.
SOLUTION: An analog signal output circuit comprises two unit analog circuits B1 and B2 for outputting an analog signal corresponding to a level "-1" or "1" and a low pass filter (LPF) for smoothing and outputting an analog signal outputted from the two unit analog circuits B1 and B2 selected in accordance with a code outputted from a four-valued ΔΣ modulator. When an input signal is -2 or +2, outputs of the unit analog circuits B1 and B2 are added to output an analog signal corresponding to -2 or +2. When an input signal is -1 or +1, the unit analog circuits B1 and B2 are alternately used to output an analog signal corresponding to -1 or +1, thereby reducing nonlinear errors caused by variations in analog elements.
COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：为了减少本地数字模拟转换电路等中的非线性误差，用于以相对简单的配置输出与多级对应的模拟信号。解决方案：模拟信号输出电路包括两个单元模拟电路B1和B2，用于输出对应于电平“-1”或“1”的模拟信号和用于平滑和输出模拟信号的低通滤波器（LPF）从根据从四值ΔΣ调制器输出的代码选择的两个单元模拟电路B1和B2输出。当输入信号为-2或+2时，单位模拟电路B1和B2的输出相加，输出对应于-2或+2的模拟信号。当输入信号为-1或+1时，单位模拟电路B1和B2交替地用于输出对应于-1或+1的模拟信号，从而减少由模拟元件的变化引起的非线性误差。版权所有（C）2005，JPO＆NCIPI

8. 发明专利

JP2004140787A Device and method for processing digital signal 有权
公开(公告)号：JP2004140787A
公开(公告)日：2004-05-13
申请号：JP2003193821
申请日：2003-07-08
申请人： Sony Corp , ソニー株式会社
发明人： NOGUCHI MASAYOSHI , ICHIMURA HAJIME , SUZUKI NOBUKAZU
IPC分类号： G10L19/00 , H03M3/02 , H03M5/18 , H03M7/00
CPC分类号： H03M7/302 , H03M7/3026 , H03M7/3028 , H03M7/3031 , H03M7/304
摘要： PROBLEM TO BE SOLVED: To provide a device for processing digital signal capable of obtaining a one-bit signal which expresses up to a signal of a large level, while realizing a low quantization noise level by a higher-order ΔΣ modulation for a signal of a small audio band signal level.
SOLUTION: The quantization bit number of a quantizer 29 is expanded to 2 bits. Once, a ΔΣ modulation signal representing the audio band signal exceeding ±1 is generated by using the fifth-order ΔΣ modulator 3 in which the quantization values are 4 values of ±1 and ±3. The signal converted into 2 bits once is reconverted into one bit signal again by a primary ΔΣ modulator 4 in the subsequent stage. The quantization value of one bit quantizer 33 in the subsequent stage is made the same value as ±1 which is the minimum quantization value of the pre-stage 2 bits quantizer 29.
COPYRIGHT: (C)2004,JPO

9. 发明专利

JP2015146604A 調整可能な時間応答を有するディジタル・アナログ変換インタフェース回路审中-公开
标题翻译：具有可调时间响应的数字模拟转换接口电路
公开(公告)号：JP2015146604A
公开(公告)日：2015-08-13
申请号：JP2015048790
申请日：2015-03-11
申请人：クゥアルコム・インコーポレイテッド , QUALCOMM INCORPORATED
发明人：サイード・ユーニス , エミリーア・シミック , トーマス・ウィルボーン
IPC分类号： H03M7/32
CPC分类号： H03F3/24 , H03G3/3036 , H03M3/374 , H03F2200/331 , H03M3/50 , H03M7/3031
摘要：【課題】調整可能な時間応答を有するアナログ信号を生成し、最小の脈動しか追加しないディジタル・アナログ変換インタフェース回路を提供する。【解決手段】時間応答調整回路312、変調器314、及びフィルタ316を含み、時間応答調整回路はディジタル信号を受信し、調整された信号を生成する。変調器は調整された信号を受信し、変調器信号を生成する。フィルタは変調器信号を受信し、アナログ信号を生成する。アナログ信号は時間応答調整回路によって修正される時間応答を有し、時間応答調整回路は利得要素320、遅延要素322、及び加算器324を含む。利得要素はディジタル信号を受信し、スケーリング係数によってスケーリングする。遅延要素はディジタル信号を受信し、時間遅延器により遅延させる。加算器は、利得要素からのスケーリングされた信号及び遅延要素からの遅延信号を合計する。【選択図】図3A
摘要翻译：要解决的问题：提供一种数模转换接口电路，其产生具有可调时间响应的模拟信号并且引入最小附加波动。解决方案：接口电路包括时间响应调整电路312，调制器314和滤波器时间响应调整电路接收数字信号并产生经调整的信号。调制器接收调整后的信号并产生调制信号。滤波器接收调制器信号并产生模拟信号。模拟信号具有由时间响应调整电路修改的时间响应。时间响应调整电路包括增益元件320，延迟元件322和加法器324.增益元件接收数字信号并按比例缩放比例因子。延迟元件接收数字信号并延迟数字信号。夏季将来自增益元件的缩放信号和来自延迟元件的延迟信号相加。

10. 发明专利

JP4846843B2 Da converter and da conversion method 有权
公开(公告)号：JP4846843B2
公开(公告)日：2011-12-28
申请号：JP2009510839
申请日：2008-04-14
申请人：株式会社アドバンテスト
发明人：和弘山本 , 俊幸岡安
IPC分类号： H03M3/02
CPC分类号： H03M3/51 , H03M3/502 , H03M7/3024 , H03M7/3031

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式