专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明专利

JP2012519913A Digital signal processing circuit having a redundancy, and two-way data path 有权
公开(公告)号：JP2012519913A
公开(公告)日：2012-08-30
申请号：JP2011553068
申请日：2010-03-03
申请人：アルテラコーポレイションAltera Corporation
发明人：キオーンストレイカー， , マーティンラングハマー， , イ−ウェンリン，
IPC分类号： G06F7/00 , G06F7/523 , H01L21/82
CPC分类号： H03K5/1252 , G06F7/5324 , G06F2207/382 , H03K19/17732
摘要：所望の場合に、より大きな（例えば、より複雑および／またはより演算上正確な）ＤＳＰ演算を行うように、より簡単に連動することができるデジタル信号処理（「ＤＳＰ」）回路ブロックを提供する。これらのＤＳＰブロックはまた、いくつかのブロックを使用できないにもかかわらず（例えば、回路欠陥のため）、複数のそのようなブロックをつなぎ合わせることを促進する冗長回路を含んでもよい。例えば、そのようなＤＳＰブロックは、各ブロックのいずれかの側にある他のＤＳＰブロックへ、信号を任意にまたは選択的にルーティングするルーティング回路を含んでもよい。

3. 发明专利

JP2012157066A Specialized processing block for programmable logic device 有权
标题翻译：专用加工块可编程逻辑器件
公开(公告)号：JP2012157066A
公开(公告)日：2012-08-16
申请号：JP2012092020
申请日：2012-04-13
申请人： Altera Corp , アルテラコーポレイションAltera Corporation
发明人： LANGHAMMER MARTIN , LEE KWAN YEE MARTIN , AZGOMI ORANG , STREICHER KEONE , LIN YI-WEN
IPC分类号： H03K19/173
CPC分类号： H03K19/17732 , G06F7/527 , G06F7/5272
摘要： PROBLEM TO BE SOLVED: To provide a specialized processing block for a programmable logic device.SOLUTION: A specialized processing block for a programmable logic device incorporates a fundamental processing unit that performs a sum of two operations of multiplication by adding partial products of both of the two operations of multiplication, without computing the individual multiplication. Such fundamental processing units consume less area than conventional separate multipliers and adders. The specialized processing block, further, has input and output stages, as well as a loopback function, to allow the block to be configured for various digital signal processing operations.
摘要翻译：要解决的问题：为可编程逻辑器件提供专门的处理块。解决方案：用于可编程逻辑器件的专门的处理块包括基本处理单元，其基本处理单元，其通过加上乘法的两个运算的两个乘积的部分乘积来执行乘法的两个运算，而不计算各个乘法。这种基本处理单元消耗的面积小于传统的单独乘法器和加法器。此外，专用处理块具有输入和输出级以及环回功能，以允许块被配置用于各种数字信号处理操作。版权所有（C）2012，JPO＆INPIT

6. 发明专利

JP4490392B2 Reconfigurable integrated circuit device to automatically build the initialization circuit 有权
公开(公告)号：JP4490392B2
公开(公告)日：2010-06-23
申请号：JP2006150087
申请日：2006-05-30
申请人：富士通マイクロエレクトロニクス株式会社
发明人：和章今福
IPC分类号： G06F15/80 , G06F1/24 , G06F12/00
CPC分类号： H03K19/17776 , H03K19/17732 , H03K19/1776 , H03K19/17772

9. 发明专利

JP2007323164A Reconfigurable integrated circuit device for automatically constructing initialization circuit 有权
标题翻译：用于自动构建初始化电路的可重构集成电路设备
公开(公告)号：JP2007323164A
公开(公告)日：2007-12-13
申请号：JP2006150087
申请日：2006-05-30
申请人： Fujitsu Ltd , 富士通株式会社
发明人： IMAFUKU KAZUAKI
IPC分类号： G06F15/80 , G06F12/00
CPC分类号： H03K19/17776 , H03K19/17732 , H03K19/1776 , H03K19/17772
摘要： PROBLEM TO BE SOLVED: To provide a reconfigurable integrated circuit device that eliminates the need to provide a memory initialization circuit as a dedicated circuit for operation during resetting. SOLUTION: In the integrated circuit device, reconfiguration data for memory initialization is automatically created during resetting such as at power-on time, and a memory initialization circuit for creating the address of a memory to be initialized and a write value is constructed within a reconfiguration circuit unit according to the reconfiguration data for memory initialization. After the memory has been initialized, a desired dedicated circuit is reconstructed within the reconfiguration circuit unit 10 according to the reconfiguration data during normal operation. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供可重构集成电路器件，其不需要提供存储器初始化电路作为在复位期间操作的专用电路。解决方案：在集成电路装置中，在诸如上电时间的复位期间自动创建用于存储器初始化的重新配置数据，以及用于创建要初始化的存储器的地址和构造写入值的存储器初始化电路在根据用于存储器初始化的重新配置数据的重新配置电路单元内。在存储器被初始化之后，根据正常操作期间的重新配置数据，在重构电路单元10内重建期望的专用电路。版权所有（C）2008，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式