专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017183508A シリコン膜の形成方法および形成装置审中-公开
公开(公告)号：JP2017183508A
公开(公告)日：2017-10-05
申请号：JP2016068449
申请日：2016-03-30
申请人：東京エレクトロン株式会社
发明人：岡田充弘 , 高木聡
IPC分类号： C23C16/24 , H01L21/768 , H01L21/3205 , H01L23/532 , H01L21/28 , H01L21/285 , H01L21/205
CPC分类号： H01L21/76882 , C23C16/0272 , C23C16/045 , C23C16/24 , C23C16/4412 , C23C16/45523 , C23C16/52 , H01L21/32055 , H01L21/32135 , H01L21/76802 , H01L21/76879
摘要：【課題】極めて微細な凹部にボイドフリーでシリコン膜を埋め込むことができるシリコン膜の形成方法および形成装置を提供する。【解決手段】被処理基板200にシリコン原料ガスを供給して凹部202を埋め込むように第1シリコン膜203を成膜し、次いで、被処理基板200にハロゲン含有エッチングガスを供給して、第1シリコン膜203をエッチングし、被処理基板200の表面および凹部202の内壁上部の絶縁膜201表面を露出させ、凹部202内の底部に第1のシリコン膜203を残存させ、次いで、エッチング後の被処理基板200にシリコン原料ガスを供給して、凹部202内の底部に残存する第1シリコン膜203上に第2シリコン膜204をボトムアップ成長させる。【選択図】図2

2. 发明专利

JP6117769B2 スルーウェハービアを基材に形成するための方法有权
公开(公告)号：JP6117769B2
公开(公告)日：2017-04-19
申请号：JP2014503183
申请日：2012-03-30
申请人：オクメティックオーユーイー
发明人：ベリマティアイラクシネン , ヤリマーキネン
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/522 , H01L21/76 , H01L21/285 , H01L21/205
CPC分类号： H01L21/76882 , C23C16/045 , C23C16/24 , H01L21/28556 , H01L21/76879 , H01L21/76898 , H01L23/481 , H01L2924/0002

3. 发明专利

JP2016100419A 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2016100419A
公开(公告)日：2016-05-30
申请号：JP2014235097
申请日：2014-11-19
申请人：ルネサスエレクトロニクス株式会社
发明人：中嶋章 , 山本悦章
IPC分类号： H01L21/768 , H01L23/532 , H01L21/28 , C23C14/14 , H01L21/3205
CPC分类号： H01L23/53238 , H01L21/76847 , H01L21/76867 , H01L21/76882 , H01L24/05 , H01L24/06 , H01L2224/05553
摘要：【課題】銅配線の配線抵抗の上昇を抑制しながら、銅配線の信頼性向上を図る。【解決手段】例えば、図3に示すように、銅配線WL1を構成する銅膜CUF1と銅膜CUF2との境界領域、および、この境界領域と繋がる配線溝WDの上側側面部に、他の金属元素MEが偏析している。つまり、断面視において、銅配線WL1の表面および配線溝WDの底面のいずれからも離間する銅配線WL1の内部と配線溝WDの底面よりも銅配線WL1の表面に近い銅配線WL1の側面部とには、銅よりも還元力の強い金属元素MEが偏析している。具体的な一例で言えば、断面視において、銅配線WL1の中央部近傍および中央部近傍よりも上側の銅配線WL1の側面部に、銅と異なる金属元素MEが偏析している。【選択図】図3
摘要翻译：要解决的问题：为了实现铜布线的可靠性提高，同时抑制铜布线的布线电阻的增加。解决方案：如代表性图（图3）所示，例如在铜膜CUF1 以及构成铜布线WL1的铜膜CUF2和与边界区域连接的布线槽的上侧面部，另一个金属元件ME被分离。也就是说，在剖视图中，在铜布线WL1的远离铜布线WL1的表面和布线槽的底面以及铜布线WL1的靠近铜布线WL1的表面比布线槽WD的底面分离，具有比铜更强的还原能力的金属元件ME被分离。特别地，在剖视图中，在铜布线WL1的中央部分附近和上侧的铜布线WL1的中央部附近的侧面部分上，与铜不同的金属元件ME被分离。图3：

4. 发明专利

JPWO2013047323A1 半導体装置の製造方法、半導体装置审中-公开
标题翻译：一种制造半导体器件，半导体器件的方法
公开(公告)号：JPWO2013047323A1
公开(公告)日：2015-03-26
申请号：JP2013536211
申请日：2012-09-20
申请人：株式会社アルバック
发明人：純一濱口 , 純一濱口 , 周司小平 , 周司小平 , 勇太坂本 , 勇太坂本 , 昭文佐野 , 昭文佐野 , 恒吉鎌田 , 恒吉鎌田 , 好之門倉 , 好之門倉 , 廣石　城司 , 城司廣石 , 幸展沼田 , 幸展沼田 , 鈴木　康司 , 康司鈴木
IPC分类号： H01L21/3205 , H01L21/28 , H01L21/285 , H01L21/768 , H01L23/532
CPC分类号： H01L21/76882 , C23C14/024 , C23C14/046 , C23C14/14 , C23C14/16 , C23C14/34 , H01L21/2855 , H01L21/76841 , H01L21/76843 , H01L21/76871 , H01L21/76879 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要：半導体装置の製造方法は、基体に溝部を形成する溝部形成工程と、少なくとも前記溝部の内壁面を覆うバリア層を形成するバリア層形成工程と、前記バリア層を覆うシード層を形成するシード層形成工程と、前記シード層をリフロー法によって溶融させるシード層溶融工程と、を備え、前記シード層はCuからなる。
摘要翻译：制造半导体器件的方法中，晶种层上形成和所述槽形成在衬底中形成的沟槽的步骤，和一个势垒层形成在至少所述槽的内壁表面上形成的阻挡层的步骤中，形成覆盖阻挡层的籽晶层包括的步骤，并且通过回流法熔化该晶种层的籽晶层熔融工序中，所述种子层由Cu制成。

5. 发明专利

JP2014222760A 導電性材料を含む半導体構造及びメモリセル有权
标题翻译：半导体结构，包括导电材料和存储器单元
公开(公告)号：JP2014222760A
公开(公告)日：2014-11-27
申请号：JP2014135499
申请日：2014-07-01
申请人：マイクロンテクノロジー, インク. , Micron Technology Inc , マイクロンテクノロジー, インク.
发明人： TANG SANH D , SCOTT E SILLS , WHITNEY L WEST , ROB B GOODWIN , NISHANT SINHA
IPC分类号： H01L27/105 , H01L21/28 , H01L21/3205 , H01L21/768 , H01L23/532 , H01L45/00 , H01L49/00
CPC分类号： H01L45/1266 , H01L21/7684 , H01L21/76843 , H01L21/76849 , H01L21/76858 , H01L21/76877 , H01L21/76882 , H01L21/76883 , H01L23/53247 , H01L23/53252 , H01L45/04 , H01L45/085 , H01L45/1233 , H01L45/141 , H01L45/142 , H01L45/143 , H01L45/145 , H01L45/146 , H01L45/16 , H01L45/1608 , H01L2924/0002 , H01L2924/00
摘要：【課題】導電性相互接続の性能、信頼性、および密度を向上させる半導体構造とメモリセルを提供する。【解決手段】半導体構造300は、電極308の上にある導電性構造303と、導電性構造303に接触する、カルコゲナイド材料及び酸化物材料のうちの少なくとも1つであるメモリ材料309と、メモリ材料309のうちの少なくとも1つの上にある、銀と、タンタルと、その他の材料を含む少なくとも1つの領域とを含む導電性材料312と、を含んでいる。また、半導体構造300は、導電性構造303の上にあるメモリ材料309と、銀及びその他の材料を含み、メモリ材料309の上にあり且つ少なくとも1つの開口内に配設されている導電性材料312と、を含んでいる。【選択図】図3D
摘要翻译：要解决的问题：提供提高导电互连的性能，可靠性和密度以及存储单元的半导体结构。解决方案：半导体结构300包括：设置在电极308上的导电结构303; 存储材料309，其是与导电结构303接触的硫族化物材料和氧化物材料中的至少一种; 以及设置在至少一个存储材料309上的含有银，钽和至少一个含有其他材料的区域的导电材料312.半导体结构300包括设置在导电结构303上的存储材料309和含有银和另一材料，设置在记忆材料309上并且设置在至少一个开口内。

6. 发明专利

JP5377489B2 The method of forming the Cu wiring film 有权
公开(公告)号：JP5377489B2
公开(公告)日：2013-12-25
申请号：JP2010520871
申请日：2009-07-14
申请人：株式会社アルバック
发明人：正一郎熊本 , 雅道原田 , 治憲牛川
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/532
CPC分类号： H01L21/76846 , C23C16/045 , C23C16/18 , H01L21/76873 , H01L21/76876 , H01L21/76877 , H01L21/76882
摘要： Provided is a Cu electrical interconnection film forming method, wherein an adhesive layer (base film) having improved adhesiveness with a Cu electrical interconnection film is used, in a semiconductor device manufacturing process. After forming a barrier film on a substrate whereupon a hole or the like is formed, a PVD-Co film or a CVD-Co film or an ALD-Co film is formed on the barrier film. Then, after filling up or burying the hole or the like, which has the Co film formed on the surface, with a CVD-Cu film or a PVD-Cu film, heat treatment is performed at a temperature of 350° C. or below, and the Cu electrical interconnection film is formed.

7. 发明专利

JP2013534370A The method for providing a semiconductor structure and a conductive material in the opening 审中-公开
公开(公告)号：JP2013534370A
公开(公告)日：2013-09-02
申请号：JP2013524857
申请日：2011-07-22
申请人：マイクロンテクノロジー, インク.
发明人：ダブリュ．コリンズ，デール , リンドグレン，ジョー
IPC分类号： H01L21/28 , H01L21/285 , H01L21/3205 , H01L21/768 , H01L21/8247 , H01L23/532 , H01L27/115
CPC分类号： H01L21/76843 , H01L21/2855 , H01L21/28556 , H01L21/76856 , H01L21/76882 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要：幾つかの実施形態は、蒸着される銅含有材料の温度を１００℃よりも高い温度で維持する間に銅含有材料の物理蒸着を使用する、銅含有材料を蒸着するための方法を含む。幾つかの実施形態は、開口が金属含有組成物でライニングされる方法を含み、銅含有材料の温度が約０℃よりも低い温度である間に、銅含有材料は金属含有組成物上に物理蒸着され、その後、銅含有材料の温度が約１８０℃から約２５０℃の範囲内にある間に、銅含有材料はアニールされる。幾つかの実施形態は、金属と窒素とを含む組成物で開口がライニングされ、ライニングされた開口は銅含有材料で少なくとも部分的に充填される方法を含む。幾つかの実施形態は、開口の側壁周囲に沿って金属窒化物ライナーを有し、かつ、金属窒化物ライナーに直接相対して開口内に銅含有材料を有する半導体構造を含む。

8. 发明专利

JP4799715B2 Low temperature aluminum reflow for multilayer metallization 失效
公开(公告)号：JP4799715B2
公开(公告)日：2011-10-26
申请号：JP29822697
申请日：1997-10-30
申请人：エスティーマイクロエレクトロニクス,インコーポレイテッドSTMicroelectronics,Inc
发明人：ジェイ．デジルバメルビン
IPC分类号： C23C14/58 , H01L21/3205 , C23C16/30 , C23F4/00 , H01L21/768
CPC分类号： H01L21/76882

9. 发明专利

JP4754152B2 Wafer processing apparatus 有权
公开(公告)号：JP4754152B2
公开(公告)日：2011-08-24
申请号：JP2002067629
申请日：2002-03-12
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：周栄尹 , 吉鉉崔 , 明範李 , 鍾鳴李 , 秉煕金
IPC分类号： C23C14/56 , C23C16/44 , H01L21/00 , H01L21/02 , H01L21/285 , H01L21/302 , H01L21/461 , H01L21/677 , H01L21/768
CPC分类号： H01L21/67167 , H01L21/2855 , H01L21/28556 , H01L21/67017 , H01L21/67201 , H01L21/67739 , H01L21/76882 , H01L21/76888 , Y10S438/974

10. 发明专利

JP2011091242A Method for manufacturing semiconductor device 审中-公开
标题翻译：制造半导体器件的方法
公开(公告)号：JP2011091242A
公开(公告)日：2011-05-06
申请号：JP2009244321
申请日：2009-10-23
申请人： Elpida Memory Inc , エルピーダメモリ株式会社
发明人： TANAKA KATSUHIKO
IPC分类号： H01L21/768 , C23C14/06 , C23C14/14 , H01L21/28 , H01L21/285
CPC分类号： H01L21/76846 , H01L21/2855 , H01L21/76814 , H01L21/76858 , H01L21/76876 , H01L21/76882 , H01L23/53223 , H01L2221/1089 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To excellently fill a fine recess with an aluminum wiring material. SOLUTION: A method for manufacturing a semiconductor device includes the processes of: forming a barrier seed Ti layer covering the inside of the recess of an insulating film; forming a first barrier TiN layer by sputtering; forming a second barrier TiN layer by sputtering with substrate bias power higher than that when the first barrier TiN layer is formed; forming a first wiring seed Ti layer by sputtering; forming a second wiring seed Ti layer by sputtering with substrate bias power higher than that when the first wiring seed Ti layer is formed; forming a first wiring seed Al layer by sputtering; forming a second wiring seed Al layer by sputtering with substrate bias power higher than that when the first wiring seed Al layer is formed; forming an alloy of Ti and Al in the recess by heating; and forming an Al wiring material layer by sputtering, and heating and reflowing it to fill the recess. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：用铝布线材优良地填充细凹槽。解决方案：半导体器件的制造方法包括以下工序：形成覆盖绝缘膜的凹部内部的阻挡晶种Ti层; 通过溅射形成第一阻挡层TiN层; 通过溅射形成第二阻挡TiN层，其中衬底偏压功率高于形成第一势垒TiN层时的偏压功率; 通过溅射形成第一布线种子Ti层; 通过溅射形成第二布线种子Ti层，其基板偏置功率高于形成第一布线种子Ti层时的偏置功率; 通过溅射形成第一布线种子Al层; 通过溅射形成第二布线种子Al层，其中衬底偏压功率高于形成第一布线种子Al层时的偏置功率; 通过加热在凹部中形成Ti和Al的合金; 并通过溅射形成Al布线材料层，并加热并回流以填充凹部。版权所有（C）2011，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式