专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017537463A メモリセル適用のための選択デバイス审中-公开
公开(公告)号：JP2017537463A
公开(公告)日：2017-12-14
申请号：JP2017519688
申请日：2015-10-12
申请人：マイクロンテクノロジー, インク. , マイクロンテクノロジー, インク.
发明人：エイチ．ウェルズ，デイビッド , エイチ．ウェルズ，デイビッド , ディー．カードン，クリストファー , ディー．カードン，クリストファー , オナル，カナー
IPC分类号： H01L21/8239 , H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： H01L27/2427 , G11C13/0007 , G11C13/0021 , G11C13/003 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C2013/0071 , G11C2213/33 , G11C2213/35 , G11C2213/52 , H01L27/224 , H01L27/2409 , H01L27/2463 , H01L45/04 , H01L45/06 , H01L45/085 , H01L45/1233 , H01L45/1253 , H01L45/14 , H01L45/141 , H01L45/146 , H01L45/147 , H01L45/16 , H01L45/1608
摘要：本開示は、選択デバイスと、メモリセル適用のために選択デバイスを用いる方法とを含む。例示的選択デバイスは、特定の形状を有する第一の電極と、第一の電極上に形成される半導体材料と、半導体材料に形成された特定の形状を有する第二の電極とを含み、選択デバイスは、選択デバイスに適用される信号に応じて、抵抗状態間で切り替わるように構成される。【選択図】図1

2. 发明专利

JP5923631B2 データ反転によってデータ記憶を改良するための装置および方法有权
标题翻译：装置和方法，用于提高由所述数据反转所存储的数据
公开(公告)号：JP5923631B2
公开(公告)日：2016-05-24
申请号：JP2015012913
申请日：2015-01-27
申请人：インフィネオンテクノロジーズアーゲー , INFINEON TECHNOLOGIES AG
发明人：ケルン, トーマス , ホフマン, カール , ゲッセル, ミヒャエル
IPC分类号： H03M13/19 , G11C29/42 , H03M13/15
CPC分类号： G06F11/1008 , G06F11/1012 , G11C11/165 , G11C11/1675 , G11C13/0021 , G11C16/06 , G11C29/025 , G11C7/1006 , H03M13/00 , H03M13/13 , H03M13/353 , H03M13/611 , G11C13/0069 , G11C2029/0411 , H03M13/152 , H03M13/19 , H03M13/618

3. 发明专利

JPWO2013128806A1 昇圧回路审中-公开
标题翻译：升压电路
公开(公告)号：JPWO2013128806A1
公开(公告)日：2015-07-30
申请号：JP2014501990
申请日：2013-02-08
申请人：パナソニックIpマネジメント株式会社
发明人：幸昌濱本 , 幸昌濱本
IPC分类号： H02M3/07 , H02M3/135
CPC分类号： G11C7/12 , G11C5/145 , G11C8/08 , G11C11/165 , G11C13/0021 , G11C16/12 , H02M3/07 , H02M3/073
摘要：供給電圧を昇圧して昇圧回路出力(VOUT)を得る昇圧回路(51)は、クロック信号(CLK)を生成する発振回路(1)と、当該クロック信号(CLK)を用いて供給電圧を昇圧することによりチャージポンプ出力(VCP)を得るチャージポンプ回路(2)と、昇圧回路出力(VOUT)の電圧を検知して検知信号(EN)を出力する検知回路(3)と、チャージポンプ出力(VCP)と昇圧回路出力(VOUT)との接続を遮断する出力回路(4)とを備える。発振回路(1)は、検知信号(EN)に応じて発振回路(1)の出力の活性・非活性を制御する。出力回路(4)は、検知信号(EN)に応じて出力回路(4)の遮断を制御する。
摘要翻译：升压电路，用于通过升高电源电压（VOUT）（51）获得一个升压电路输出包括用于产生一个时钟信号（CLK），通过使用时钟信号来提高电源电压的振荡电路（1）（CLK）电荷泵输出的电荷泵电路（2）由检测电路获得（VCP），用于输出一个检测到的检测信号（EN）的升压电路输出的电压（VOUT）（3），一个电荷泵输出（VCP ）和用于中断（4）的升压电路的输出（VOUT）之间的连接的输出电路。振荡电路（1）控制的振荡电路（1）的根据检测信号（EN）的输出的活性和非活性。输出电路（4）控制根据检测信号（EN）的输出电路（4）的中断。

4. 发明专利

JP5774556B2 半導体記憶装置有权
公开(公告)号：JP5774556B2
公开(公告)日：2015-09-09
申请号：JP2012173302
申请日：2012-08-03
申请人：株式会社東芝
发明人：小林茂樹 , 山口豪
IPC分类号： G11C13/00
CPC分类号： G11C7/22 , G11C13/0004 , G11C13/0021 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C11/00 , G11C2013/0054 , G11C2013/0057 , G11C2213/71 , G11C2213/72

5. 发明专利

JP2015142381A データ反転によってデータ記憶を改良するための装置および方法有权
标题翻译：通过数据逆变改进数据存储的装置和方法
公开(公告)号：JP2015142381A
公开(公告)日：2015-08-03
申请号：JP2015012913
申请日：2015-01-27
申请人：インフィネオンテクノロジーズアーゲー , INFINEON TECHNOLOGIES AG
发明人：ケルン, トーマス , ホフマン, カール , ゲッセル, ミヒャエル
IPC分类号： H03M13/19 , G11C29/42 , H03M13/15
CPC分类号： G06F11/1008 , G06F11/1012 , G11C11/165 , G11C11/1675 , G11C13/0021 , G11C16/06 , G11C29/025 , G11C7/1006 , H03M13/00 , H03M13/13 , H03M13/353 , H03M13/611 , G11C13/0069 , G11C2029/0411 , H03M13/152 , H03M13/19 , H03M13/618
摘要：【課題】データ反転によってデータ記憶を改良するための装置および方法を提供する。【解決手段】装置が、処理ユニットと、メモリとを含む。処理ユニットは、複数のビットを符号化して複数の符号化ビットを取得するように構成され、処理ユニットは、反転指定を特定するように構成される。符号化ビットの部分集合が反転されるべきでないことを反転指定が示すときには、処理ユニットは、記憶ワードとして、第1のコードワードのビットをメモリに記憶するように構成される。符号化ビットの部分集合が反転されるべきであることを反転指定が示すときには、処理ユニットは、符号化ビットの部分集合の各符号化ビットを反転させて第2のコードワードを取得し、第2のコードワードをメモリに記憶するように構成される。【選択図】図1
摘要翻译：要解决的问题：提供一种通过数据反转改善数据存储的装置和方法。解决方案：该装置包括处理单元和存储器。处理单元被配置为通过对多个比特进行编码来获取多个编码比特，并且处理单元被配置为识别反转指定。处理单元被配置为如果反转指定指示编码比特的子集不应该被反转，则将存储器中的第一码字的比特存储为存储字。处理单元被配置为通过反转编码比特的子集中的编码比特来获取第二码字，并且如果反转指定指示编码比特的子集应该被反转，则将第二码字存储在存储器中。

6. 发明专利

JP5128727B1 Resistance change type non-volatile memory device and a method of driving the same 有权
公开(公告)号：JP5128727B1
公开(公告)日：2013-01-23
申请号：JP2012538011
申请日：2012-07-04
申请人：パナソニック株式会社
发明人：裕司友谷 , 一彦島川
IPC分类号： G11C13/00 , G11C29/12
CPC分类号： G11C13/0021 , G11C13/0007 , G11C13/0069 , G11C29/50008 , G11C29/76 , G11C2213/32 , G11C2213/56 , G11C2213/71 , G11C2213/72
摘要： A highly-reliable variable resistance nonvolatile memory device capable of a stable operation and a driving method of the variable resistance nonvolatile memory device are provided. A variable resistance nonvolatile memory device includes a memory cell array, a memory cell selection circuit, a write circuit, and a read circuit. The write circuit sets a variable resistance element of another memory cell different from a faulty memory cell and located on at least one of a bit line and a word line that includes the faulty memory cell to a second high resistance state where a resistance value is higher than a resistance value in a first low resistance state, by applying a second high-resistance write pulse to the other memory cell.

7. 发明专利

JP2006216109A Non-volatile semiconductor storage device and operation method therefor 有权
标题翻译：非挥发性半导体存储器件及其操作方法
公开(公告)号：JP2006216109A
公开(公告)日：2006-08-17
申请号：JP2005025935
申请日：2005-02-02
申请人： Sharp Corp , シャープ株式会社
发明人： KAWAZOE TOSHIYA , TAMAI YUKIO
IPC分类号： G11C13/00 , H01L27/10
CPC分类号： G11C13/0021 , G11C13/0002 , G11C13/0007 , G11C13/004 , G11C13/0069 , G11C2213/31
摘要： PROBLEM TO BE SOLVED: To provide a non-volatile semiconductor storage device which suppresses increase in a current consumption caused by a transient current due to a potential change of a bit line and a word line when a high-integrated memory cell array is shifted among each operational mode of reading, writing, and erasure. SOLUTION: The nonvolatile semiconductor storage device is provided with the memory cell array where a plurality of two-terminal memory cells comprising a variable resistive element which reversibly varies in the resistance value with application of pulses is arranged in the row and columnar directions, respectively, one end of each memory cell in one and the same row is connected to the common word lines WL1 to WLn, and the other end of each memory cell is connected to the common bit lines BL1 to BLm, and during an operation period of each memory operation of reading, writing, and erasure to a selected memory cell, a common non-selection voltage V WE /2 is applied to both of the unselected word lines and unselected bit lines which are not connected to the selected memory cell. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供一种非易失性半导体存储装置，其抑制当由高位集成存储单元列阵列引起的位线和字线的电位变化引起的瞬态电流引起的电流消耗的增加在读取，写入和擦除的每个操作模式之间转移。解决方案：非易失性半导体存储装置设置有存储单元阵列，其中包括可施加脉冲的电阻值可逆地变化的可变电阻元件的多个二端存储单元布置在行和列方向上分别在同一行中的每个存储单元的一端连接到公共字线WL1至WLn，并且每个存储单元的另一端连接到公共位线BL1至BLm，并且在操作周期期间对所选择的存储单元进行读，写和擦除的每个存储器操作的读取，写入和擦除的每个存储器操作，将公共非选择电压V SB / 2/2应用于未被选择的字线和未被选择的位线连接到所选存储单元。版权所有（C）2006，JPO＆NCIPI

8. 发明专利

JP2016515277A 充電モニタリングを使用しメモリセルを形成する装置及び方法有权
公开(公告)号：JP2016515277A
公开(公告)日：2016-05-26
申请号：JP2015558923
申请日：2014-02-19
申请人：マイクロンテクノロジー, インク. , マイクロンテクノロジー, インク.
发明人：キース，ブレント , ヴィシャークニルマルラマスワミ，ドゥライ , ヴィシャークニルマルラマスワミ，ドゥライ , エス．サンデュ，ガーテ , エス．サンデュ，ガーテ , ディー．ジョンソン，アダム , ディー．ジョンソン，アダム , イー．シルス，スコット , イー．シルス，スコット , カルデローニ，アレッサンドロ
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C13/00 , G11C13/0004 , G11C13/0007 , G11C13/0021 , G11C13/0064 , G11C2013/0066 , G11C2013/0071 , G11C2013/0076 , G11C2013/0083 , H01L22/14
摘要：メモリセルを形成する装置及び方法が開示される。その一方法において、抵抗変化型RAM(RRAM)メモリセルなどのメモリセルに印加される形成電荷がモニタされてセルの形成の進行を判定する。セルが非常に遅く電荷を消費している場合には、より高い電圧が印加される。セルが非常に速く電荷を消費している場合には、より低い電圧が印加される。コンデンサを所定レベルに充電してからセルを介したコンデンサの放電速度をモニタすることによって電荷がモニタされる。モニタリングは、コンパレータを用いて電荷を測定することができる。モニタリングはまた、アナログ−デジタルコンバータを用いてモニタリングを実行することもできる。【選択図】図1

9. 发明专利

JP5850725B2 半導体装置及び該半導体装置のデータ感知方法有权
标题翻译：的半导体装置的数据感测方法和半导体器件
公开(公告)号：JP5850725B2
公开(公告)日：2016-02-03
申请号：JP2011264536
申请日：2011-12-02
申请人：三星電子株式会社 , Samsung Electronics Co.,Ltd.
发明人：金鎬正 , 申在光 , 崔賢植 , 丁亨洙
IPC分类号： G11C13/00
CPC分类号： G11C7/12 , G11C11/56 , G11C11/5642 , G11C11/5678 , G11C11/5685 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/0016 , G11C13/0021 , G11C13/0026 , G11C13/004 , G11C7/04 , G11C7/062 , G11C2207/002

10. 发明专利

JPWO2013018281A1 抵抗変化型不揮発性記憶装置およびその駆動方法有权
标题翻译：可变电阻非易失性存储装置及其驱动方法
公开(公告)号：JPWO2013018281A1
公开(公告)日：2015-03-05
申请号：JP2012538011
申请日：2012-07-04
申请人：パナソニック株式会社
发明人：裕司友谷 , 裕司友谷 , 一彦島川 , 一彦島川
IPC分类号： G11C13/00 , G11C29/00 , G11C29/12 , G11C29/56
CPC分类号： G11C13/0021 , G11C13/0007 , G11C13/0069 , G11C29/50008 , G11C29/76 , G11C2213/32 , G11C2213/56 , G11C2213/71 , G11C2213/72
摘要：安定した動作をすることができる信頼性の高い抵抗変化型不揮発性記憶装置および抵抗変化型不揮発性記憶装置の駆動方法を提供する。抵抗変化型不揮発性記憶装置(200)は、メモリセルアレイ(202)と、メモリセル選択回路(203、204)と、書き込み回路(205)と、読み出し回路(206)とを備え、書き込み回路(205)は、不良メモリセルと同一のビット線およびワード線の少なくともいずれかに配置されている不良メモリセル以外の他のメモリセルに対して、他のメモリセルの抵抗変化素子(30)を第1の低抵抗状態での抵抗値より大きい抵抗値を示す第2の高抵抗状態にするような第2の高抵抗化パルスを印加する。
摘要翻译：为了提供稳定的驱动方法可以是操作可靠可变电阻的非易失性存储装置和非易失性存储装置。非易失性存储器件（200）包括一个存储单元阵列（202）包括一个存储单元选择电路（203，204），写入电路（205），和一个读出电路（206），写入电路（205 ），到布置在相同的位线和字线的有缺陷的存储器单元中的至少一个，另一个存储单元（30的可变电阻元件的无缺陷的存储器单元的其他存储器单元）第一到施加第二高电阻脉冲，使得所述第二高电阻状态表示比在低电阻状态的更大的阻力。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式