专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2018535608A ポーラ符号逐次除去リスト復号器でのメモリ管理およびパスソート技法审中-公开
公开(公告)号：JP2018535608A
公开(公告)日：2018-11-29
申请号：JP2018525737
申请日：2016-11-23
申请人：コーヒレント・ロジックス・インコーポレーテッド
发明人：ラーザ,ザヒール , シェルビー,ケヴィン・エイ
IPC分类号： H03M13/13
CPC分类号： H04L1/0045 , G06F11/10 , H03M13/13 , H03M13/37 , H03M13/6561 , H04L1/0058
摘要：改善されたSCL復号器動作のためのシステムおよび方法のさまざまな実施形態について記述する。詳細には、更新されたパス指標統計情報に基づきバッファ管理の効率を改善するさまざまな実施形態について記述する。いくつかの実施形態では、SCL復号器は、先行する更新サイクル以来、変化した統計情報だけに、行あたりのLLR更新の範囲を制限するように選択的置換を遂行してもよい。いくつかの実施形態では、SCL復号器は、更新された行が導出される元の行に基づき、【数1】と【数2】の両方のビット推定値(LLR)更新のインプレースの計算を伴う場合がある遅延更新を遂行してもよい。【選択図】図7

2. 发明专利

JP2018503331A Ｐｏｌａｒ符号生成方法および装置审中-公开
公开(公告)号：JP2018503331A
公开(公告)日：2018-02-01
申请号：JP2017557236
申请日：2015-01-26
申请人：華為技術有限公司 , HUAWEI TECHNOLOGIES CO.,LTD.
发明人：沈 ▲暉▼ , 李斌
IPC分类号： H03M13/13 , H03M13/45 , H04L1/00 , H04L27/36
CPC分类号： H04L1/0058 , H03M13/13 , H04L1/00 , H04L1/0061 , H04L1/0071
摘要：より高次の変調シナリオでPolar符号性能ならびに符号化および復号化効率を改善することができるように、Polar符号生成方法および装置が開示される。方法は、第1の変調方式に従ってPolar符号の情報ビットのインデックスセットを決定するステップ(301)と、Polar符号の情報ビットのインデックスセットに従ってPolar符号を符号化するステップ(302)とを含む。解決策では、より高次の変調のために、Polar符号の情報ビットのインデックスセットを決定するように、複数回のシミュレーション統計収集を用いて最小誤り確率を持つビットチャネルが決定され、生成されたPolar符号が対応するより高次の変調方式とより高度に一致するように、Polar符号は情報ビットのインデックスセットに従って符号化されるので、より高次の変調シナリオでPolar符号性能を改善することができる。加えるに、より高次の変調は複数のPolar符号に対して並列に行われず、その代わりに、単一のPolar符号がより高次の変調と組み合わされ、符号化および復号化の難度が低減されるので、エンコーダおよびデコーダの複雑度は比較的低い。

3. 发明专利

JP2016035795A 内部ECC処理を有するNAND型フラッシュメモリおよびその動作方法审中-公开
标题翻译：具有内部ECC处理的NAND FLASH存储器及其操作方法
公开(公告)号：JP2016035795A
公开(公告)日：2016-03-17
申请号：JP2015048006
申请日：2015-03-11
申请人：華邦電子股▲ふん▼有限公司
发明人：オロンマイケル
IPC分类号： G11C16/02 , G11C16/04 , G11C29/42 , G06F12/16 , G11C16/06
CPC分类号： G06F11/1068 , H03M13/13 , H03M13/27 , G11C16/26 , G11C2029/0411 , H03M13/1515 , H03M13/152 , H03M13/19
摘要：【課題】内部誤り訂正符号(ECC)処理を有するNAND型フラッシュメモリ及びその動作方法を提供する。【解決手段】連続読み込み動作は、分割されたデータレジスタと分割されたキャッシュレジスタ、キャッシュレジスタと関連したユーザー構成可能な内部ECC及び迅速なバッドブロック管理を有するデータバッファを用いる。データ読み込みの動作中、ECCステータスは、ECCステータスビットによって示される。ページの出力が終了するとき、全てのページのECCステータスが判定(決定)され、ステータスレジスタに保存される。対応するページ分割を出力する前に、各ページ分割のECCステータスが判定され、出力される。【選択図】図1
摘要翻译：要解决的问题：提供具有内部纠错码（ECC）处理的NAND闪存及其操作方法。解决方案：可以通过使用具有分区数据寄存器和分区缓存的数据缓冲器来实现连续读操作注册，用户可配置的内部ECC与缓存寄存器相关联，以及快速坏块管理。在数据读取操作期间，ECC状态可由ECC状态位指示。当页面的输出结束时，确定所有页面的ECC状态，并存储在状态寄存器中。在输出相应页面划分之前，确定并输出每个页面划分的ECC状态。选择图：图1

4. 发明专利

JP2016012945A 符号化装置、送信装置、符号化方法及び送信方法审中-公开
标题翻译：编码设备，传输设备，编码方法和传输方法
公开(公告)号：JP2016012945A
公开(公告)日：2016-01-21
申请号：JP2015209131
申请日：2015-10-23
申请人：パナソニックインテレクチュアルプロパティコーポレーションオブアメリカ , Panasonic Intellectual Property Corporation of America
发明人：村上豊
IPC分类号： H04L1/00 , H03M13/19
CPC分类号： H03M13/1154 , H03M13/1105 , H03M13/1111 , H03M13/13 , H03M13/157 , H04L1/0041 , H04L1/0057
摘要：【課題】誤り訂正能力の高い時変LDPC−CCの符号化装置、送信装置、符号化方法及び送信方法を提供すること。【解決手段】本発明は、所定サイズの情報パケット系列に対して、(i)複数の情報パケットを1つの情報パケットにまとめる、(ii)各情報パケットを複数のサブパケットに分割する、(iii)各情報パケットのサイズを変更しない、のいずれかを処理するパケット処理部と、前記パケット処理部によって処理された情報パケット系列に対して、複数の符号化率のうちから選択された符号化率に応じて、誤り訂正符号化を施して、1つ以上のパリティパケットを生成する誤り訂正符号化部と、前記パケット処理部によって処理された情報パケット系列と、前記1つ以上のパリティパケットとを誤り訂正符号語として出力する出力部と、を含む符号化装置である。【選択図】図45
摘要翻译：要解决的问题：提供具有高纠错能力的时变LDPC-CC的编码装置，发送装置，编码方法和传输方法。解码：编码装置具有：分组处理器，用于执行任何一个处理（i）将多个信息分组统一到一个信息分组中，（ii）将每个信息分组划分成多个子分组，以及（iii）为预定大小的信息分组序列不变每个信息分组的大小; 纠错编码单元，用于根据由多个编码比选择的编码率对由分组处理器处理的信息分组序列进行纠错编码以产生一个或多个奇偶分组; 以及输出单元，用于输出由分组处理器处理的信息分组序列和一个或多个奇偶分组作为纠错码字。

5. 发明专利

JP2014120195A Method for encoding and decoding with use of combination number system 有权
标题翻译：使用组合编号系统编码和解码的方法
公开(公告)号：JP2014120195A
公开(公告)日：2014-06-30
申请号：JP2013255986
申请日：2013-12-11
申请人： Hgst Netherlands B V , エイチジーエスティーネザーランドビーブイ
发明人： GUYOT CYRIL , FRANCA-NETO LUIZ , ROBERT EUGENIU MATEESCU , HESSAM MAHDAVIFAR , ZVONIMIR BANDIC , QINGBO WANG
IPC分类号： G11C29/42 , G11C13/00
CPC分类号： G06F11/0793 , G06F11/1012 , H03M13/13
摘要： PROBLEM TO BE SOLVED: To provide a method for encoding and decoding with the use of a combination number system.SOLUTION: A data storage system includes a memory circuit having a memory cell and a control circuit. The control circuit operates so as to receive a data bit given to be stored in the memory cell. A subset of the memory cell has a prescribed stuck failure. The control circuit operates so as to calculate a binomial coefficient for each of the prescribed stuck failures on the basis of a bit location of the corresponding one out of the prescribed stuck failures in the memory cell. The control circuit operates so as to add the binomial coefficients and generate a number encoded with the use of a combination number system. The control circuit operates so as to generate a set of first redundant bits indicating the encoded number. The set of first redundant bits are used to decode a bit read from the memory cell for the purpose of regenerating the data bit.
摘要翻译：要解决的问题：提供一种使用组合数字系统进行编码和解码的方法。解决方案：数据存储系统包括具有存储单元和控制电路的存储器电路。控制电路操作以接收给定存储在存储单元中的数据位。存储器单元的子集具有规定的卡住故障。控制电路的操作是为了根据存储器单元中的规定的卡止故障中相应的一个位的位置来计算每个规定的卡止故障的二项式系数。控制电路运行，以便加上二项式系数并产生使用组合数字系统编码的数字。控制电路工作，以产生指示编码数字的一组第一冗余位。第一冗余位的集合用于对从存储器单元读取的位进行解码，以便重新生成数据位。

6. 发明专利

JP5485069B2 Error correction decoding apparatus and error correction decoding method 有权
公开(公告)号：JP5485069B2
公开(公告)日：2014-05-07
申请号：JP2010177538
申请日：2010-08-06
申请人：パナソニック株式会社
发明人：直也四十九 , 周太岡村
IPC分类号： H03M13/19
CPC分类号： H03M13/13 , H03M13/1111 , H03M13/1131 , H03M13/1137 , H03M13/116 , H03M13/1188 , H03M13/616 , H03M13/6527

7. 发明专利

JP2012185689A Memory system and memory controller 有权
标题翻译：存储器系统和存储器控制器
公开(公告)号：JP2012185689A
公开(公告)日：2012-09-27
申请号：JP2011048533
申请日：2011-03-07
申请人： Toshiba Corp , 株式会社東芝
发明人： TODA HARUKI
IPC分类号： G06F12/16
CPC分类号： G06F11/1072 , H03M13/13
摘要： PROBLEM TO BE SOLVED: To provide a memory system capable of discriminating the content of processing.SOLUTION: A memory system according to an embodiment comprises: a memory device that has a plurality of memory cells for storing storage data obtained by adding parity information to input data from the outside; and a memory controller that performs conversion between the input data and the storage data. Information data corresponding to the input data included in the storage data has a nonlinear relationship with the input data.
摘要翻译：要解决的问题：提供能够区分处理内容的存储系统。解决方案：根据实施例的存储器系统包括：存储器装置，其具有多个存储器单元，用于存储通过将奇偶校验信息与来自外部的输入数据相加而获得的存储数据; 以及执行输入数据和存储数据之间的转换的存储器控制器。与包含在存储数据中的输入数据相对应的信息数据与输入数据具有非线性关系。版权所有（C）2012，JPO＆INPIT

8. 发明专利

JP2012518224A Data integrity in the memory controller and method 有权
公开(公告)号：JP2012518224A
公开(公告)日：2012-08-09
申请号：JP2011550132
申请日：2010-02-12
申请人：マイクロンテクノロジー, インク.
发明人：アスナアシャリ，メディー , ネマジー，シアマック , ヤマダ，ロナルド , ヤン，レイ
IPC分类号： G06F12/16 , G06F11/10
CPC分类号： G06F11/1048 , G06F11/10 , G06F11/1004 , G06F13/28 , G06F21/64 , G11C2029/0411 , H03M13/09 , H03M13/13 , H03M13/29
摘要： The present disclosure includes methods, devices, and systems for data integrity in memory controllers. One memory controller embodiment includes a host interface and first error detection circuitry coupled to the host interface. The memory controller can include a memory interface and second error detection circuitry coupled to the memory interface. The first error detection circuitry can be configured to calculate error detection data for data received from the host interface and to check the integrity of data transmitted to the host interface. The second error detection circuitry can be configured to calculate error correction data for data and first error correction data transmitted to the memory interface and to check integrity of data and first error correction data received from the memory interface.

9. 发明专利

JP2012151520A Data processing device and data processing method 有权
标题翻译：数据处理设备和数据处理方法
公开(公告)号：JP2012151520A
公开(公告)日：2012-08-09
申请号：JP2011005189
申请日：2011-01-13
申请人： Sony Corp , ソニー株式会社
发明人： SHINOHARA YUJI , YAMAMOTO MAKIKO
IPC分类号： H03M13/19
CPC分类号： H03M13/13 , H03M13/1165 , H03M13/152 , H03M13/255 , H03M13/2707 , H03M13/271 , H03M13/2906 , H03M13/6552
摘要： PROBLEM TO BE SOLVED: To improve error tolerance of data.SOLUTION: An LDPC encoder 115 performs encoding into an LDPC code having a code length of 16200 bits and an encoding rate of 4/15, 7/15 or 8/15. A check matrix H for the LDPC code comprises an array with a column period of 360 columns of information matrix elements of 1 determined by a check matrix initial value table indicating every 360 columns positions of elements of 1 of an information matrix of the check matrix H corresponding to an information length depending on the code length and the encoding rate. The check matrix initial value table is, for example, for digital broadcasting adapted for portable terminals. The technique can be applied to LDPC encoding and LDPC decoding.
摘要翻译：要解决的问题：提高数据的容错能力。解码：LDPC编码器115对编码长度为16200比特，编码率为4/15,7 / 15或8/15的LDPC码进行编码。用于LDPC码的校验矩阵H包括由校验矩阵初始值表确定的信息矩阵元素的360列的列周期的阵列，其指示校验矩阵H的信息矩阵的1的元素的每360列位置对应于根据码长度和编码速率的信息长度。例如，校验矩阵初始值表适用于便携式终端的数字广播。该技术可以应用于LDPC编码和LDPC解码。版权所有（C）2012，JPO＆INPIT

10. 发明专利

JP2012039371A Error correction decoder and error correction decoding method 有权
标题翻译：错误校正解码器和错误校正解码方法
公开(公告)号：JP2012039371A
公开(公告)日：2012-02-23
申请号：JP2010177538
申请日：2010-08-06
申请人： Panasonic Corp , パナソニック株式会社
发明人： YOSOKU NAOYA , OKAMURA SHUTA
IPC分类号： H03M13/19
CPC分类号： H03M13/13 , H03M13/1111 , H03M13/1131 , H03M13/1137 , H03M13/116 , H03M13/1188 , H03M13/616 , H03M13/6527
摘要： PROBLEM TO BE SOLVED: To provide an error correction decoder and an error correction decoding method which suppress increase of circuit scale by sharing circuits and performs Low-Density Parity-Check (LDPC) decryption corresponding to a plurality of coding ratios.SOLUTION: When a preset encoding rate is a second encoding rate larger than a first encoding rate, a column-processing row-processing operation unit 120A uses a dispersion submatrix that selects and integrates the same number of columns as that of a first submatrix from a dispersion inspection matrix according to a second inspection matrix that corresponds to the second encoding rate. The dispersion inspection matrix is a matrix in which the number of columns of the second inspection matrix is expanded and row elements of the second inspection matrix of which column weights are larger than that of other columns are distributed and arranged to the row and expanded rows. In this case, the column-processing row-processing operation unit 120A uses the dispersion submatrix in which column weight is less than or equal to that of the first submatrix.
摘要翻译：解决的问题：提供一种通过共享电路抑制电路规模增加的纠错解码器和纠错解码方法，并执行与多个编码率相对应的低密度奇偶校验（LDPC）解密。解决方案：当预设编码速率是大于第一编码速率的第二编码速率时，列处理行处理操作单元120A使用色散子矩阵，其选择和积分与第一编码速率相同数量的列根据与第二编码率对应的第二检查矩阵的色散检查矩阵的子矩阵。色散检查矩阵是扩展第二检查矩阵的列数的矩阵，并且列权重大于其他列的列权重的第二检查矩阵的行元素被分布并排列到行和扩展行。在这种情况下，列处理行处理运算部120A使用列权重小于或等于第一子矩阵的色散子矩阵。版权所有（C）2012，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式