专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5290172B2 Method of etching a sacrificial silicon oxide layer 有权
公开(公告)号：JP5290172B2
公开(公告)日：2013-09-18
申请号：JP2009522333
申请日：2007-08-02
申请人：メムススターリミテッド
发明人：オハラ、アンソニー
IPC分类号： B81C1/00 , H01L21/302
CPC分类号： B81C1/00476 , B81C2201/0133
摘要： A controlled method of releasing a microstructure comprising a silicon oxide layer located between a substrate layer and a layer to be released from the silicon oxide layer is described. The method comprises the step of exposing the silicon oxide layer to a hydrogen fluoride vapour in a process chamber having controlled temperature and pressure conditions. A by-product of this reaction is water which also acts as a catalyst for the etching process. It is controlled employment of this inherent water source that results in a condensed fluid layer forming, and hence etching taking place, only on the exposed surfaces of the oxide layer. The described method therefore reduces the risk of the effects of capillary induced stiction within the etched microstructure and/or corrosion within the microstructure and the process chamber itself.

3. 发明专利

JP2010056379A Silicon processing method and silicon substrate with etching mask 审中-公开
标题翻译：硅加工方法和带有蚀刻掩模的硅基材
公开(公告)号：JP2010056379A
公开(公告)日：2010-03-11
申请号：JP2008221247
申请日：2008-08-29
申请人： Canon Inc , キヤノン株式会社
发明人： KATO TAKAHISA , SHIMADA YASUHIRO
IPC分类号： H01L21/306 , B81B3/00 , B81C1/00 , G02B26/08 , G02B26/10
CPC分类号： B81C1/00626 , B81B2201/0271 , B81C1/00404 , B81C2201/0133 , B81C2201/0198
摘要： PROBLEM TO BE SOLVED: To provide a silicon processing method forming a structure small in a processing dimensional error even when there is an alignment error between a crystal axis orientation and an etching mask, a silicon substrate with an etching mask, and the like.
SOLUTION: The silicon processing method includes: forming a mask pattern on a single-crystal silicon substrate 100 of which principal surface is (100) an equivalent face 103 or (110) an equivalent face; and applying crystal anisotropic etching to form a structure comprising (111) an equivalent face and having width W1 and length L1. A determining section for determining the width W1 of the structure is formed in the mask pattern. The width of the determining section for the width W1 of the mask pattern has width W2. The width of the mask pattern other than the determining section is larger than the width W2 over a length direction of the mask pattern.
COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：即使当晶轴方向和蚀刻掩模之间存在取向误差时，也提供一种形成处理尺寸误差小的结构的硅处理方法，具有蚀刻掩模的硅衬底和喜欢。解决方案：硅处理方法包括：在主面为（100）为等效面103或（110）等效面的单晶硅基板100上形成掩模图案; 并施加晶体各向异性蚀刻以形成包括（111）等效面并具有宽度W1和长度L1的结构。用于确定结构的宽度W1的确定部分形成在掩模图案中。掩模图案的宽度W1的确定部分的宽度具有宽度W2。除了确定部分之外的掩模图案的宽度大于在掩模图案的长度方向上的宽度W2。版权所有（C）2010，JPO＆INPIT

4. 发明专利

JP2004508946A Undulating shape patterning method of device 审中-公开
公开(公告)号：JP2004508946A
公开(公告)日：2004-03-25
申请号：JP2002511978
申请日：2001-07-13
申请人：シーゲイトテクノロジーエルエルシー
发明人：ボータゴウ、ザイン　−　エディン
IPC分类号： B81C1/00 , C04B41/53 , C04B41/91 , G11B5/48 , H02N2/00
CPC分类号： B81C1/00103 , B81B2203/0346 , B81B2203/0361 , B81B2203/0376 , B81C1/00404 , B81C1/00547 , B81C1/00626 , B81C2201/0133 , C04B41/009 , C04B41/5346 , C04B41/91 , G11B5/4813 , C04B35/00
摘要：本発明のデバイスは、ディスク・ドライブで使用されるアクチュエータなどの対合要素を、デバイス上のパターンと係合させることを容易にする。改良されたデバイスは、パターン内の側壁のうちの少なくとも１つとデバイスの表面との間に弧状縁部を含む。弧状縁部は、通常、対合要素がデバイス上に又はデバイス内に挿入される時に起こる、デバイスの破断を最小にする。本発明はまた、デバイスを作製する方法に関する。方法は、パターンの形のマスクをデバイスに対して位置決めすること、次に、パターンをデバイスの表面にエッチングすることであって、それによって、少なくとも１つの側壁及び弧状縁部が形成される、エッチングすることを含み、弧状縁部は少なくとも１つの側壁及びデバイスの表面と側壁のうちの１つの間を延びる。

5. 发明专利

JP2018165681A 圧力センサー、圧力センサーの製造方法、圧力センサーモジュール、電子機器および移動体审中-公开
公开(公告)号：JP2018165681A
公开(公告)日：2018-10-25
申请号：JP2017063331
申请日：2017-03-28
申请人：セイコーエプソン株式会社
发明人：林和也
IPC分类号： H01L29/84 , G01L9/00
CPC分类号： B81B3/0072 , B81B2201/0264 , B81B2203/0127 , B81C1/00158 , B81C2201/0133 , G01L9/0055
摘要：【課題】優れた圧力検出精度を発揮することのできる圧力センサー、圧力センサーの製造方法、圧力センサーモジュール、電子機器および移動体を提供する。【解決手段】圧力センサーは、受圧により撓み変形するダイアフラムを有する基板と、前記基板の一方の面側に配置され、前記基板の平面視で前記ダイアフラムを囲む側壁部と、空間を介して前記ダイアフラムに対向して配置され、前記空間を封止する封止層と、前記側壁部と前記封止層との間に位置している枠状の金属層と、を有し、前記封止層は、前記空間に臨む貫通孔を有している第1封止層と、前記第1封止層に対して前記空間とは反対側に位置し、前記貫通孔を封止する第2封止層と、を有し、前記基板の平面視で、前記金属層の内周端は、前記貫通孔と前記ダイアフラムの外縁との間に位置している。【選択図】図1

6. 发明专利

JP2018163119A 物理量センサーの製造方法、物理量センサー、電子機器、および移動体审中-公开
公开(公告)号：JP2018163119A
公开(公告)日：2018-10-18
申请号：JP2017061700
申请日：2017-03-27
申请人：セイコーエプソン株式会社
发明人：田中悟
IPC分类号： G01P15/08 , H01L29/84 , G01C19/5769 , G01P15/125
CPC分类号： B81C1/00166 , B60R16/0231 , B60R25/24 , B81B3/0008 , B81B2201/0235 , B81B2201/0242 , B81B2203/04 , B81B2207/07 , B81C2201/0133 , B81C2201/0187 , G01P15/125 , G01P2015/0831
摘要：【課題】容量オフセットを小さくすることができる物理量センサーを提供する。【解決手段】基板上に、第1固定電極、第2固定電極、およびダミー電極を形成する電極形成工程と、可動体形成工程と、を含み、前記電極形成工程は、前記基板上に第1マスク層を形成する工程と、前記基板上および前記第1マスク層上に第1導電層を成膜し、前記第1マスク層を除去して、第1電極材料層を形成する工程と、前記基板上および前記第1電極材料層上に、第2導電層を成膜する工程と、前記第2導電層上にマスク材料層を成膜し、平面視において前記マスク材料層の前記第1電極材料層と重なっていない部分の一部を除去して、第2マスク層を形成する工程と、前記第2導電層が、前記第1電極材料層上および前記基板上に設けられるように、前記第2マスク層をマスクとして前記第2導電層をエッチングし、第2電極材料層を形成する工程と、を有する、物理量センサーの製造方法。【選択図】図5

7. 发明专利

JP2018526232A マイクロメカニカル窓構造の製造方法およびそれに対応するマイクロメカニカル窓構造审中-公开
公开(公告)号：JP2018526232A
公开(公告)日：2018-09-13
申请号：JP2018502220
申请日：2016-05-24
申请人：ローベルトボツシユゲゼルシヤフトミツトベシユレンクテルハフツング , ROBERT BOSCH GMBH
发明人：ライナーシュトラウプ , シュテファンピンター , イェアクムホー
IPC分类号： B81B7/02 , B81B1/00 , B81C1/00
CPC分类号： B81C1/00103 , B81B7/0058 , B81B2201/042 , B81B2203/0384 , B81C1/00317 , B81C2201/0133 , B81C2201/0143 , B81C2201/0154 , B81C2203/0136 , G02B1/14 , G02B26/0833
摘要：本発明は、マイクロメカニカル窓構造の製造方法に関する。この方法は、前面(4)および後面(5)を有する基板(1)を用意するステップと、前面(4)に第1の凹部(6)を形成するステップと、前面(4)上および第1の凹部(6)上にコーティング(8;8’,8’’)を形成するステップと、コーティング(8)の少なくとも一部の領域が露出され、これによりコーティングの露出領域によって窓(F)が形成されるように、後面(5)に第2の凹部(7)を形成するステップとを含む。

8. 发明专利

JP2009545460A Method of etching a sacrificial silicon oxide layer 有权
公开(公告)号：JP2009545460A
公开(公告)日：2009-12-24
申请号：JP2009522333
申请日：2007-08-02
申请人：ポイント 35 マイクロストラクチャーズリミテッド
发明人：オハラ、アンソニー
IPC分类号： B81C1/00 , H01L21/302
CPC分类号： B81C1/00476 , B81C2201/0133
摘要： A controlled method of releasing a microstructure comprising a silicon oxide layer located between a substrate layer and a layer to be released from the silicon oxide layer is described. The method comprises the step of exposing the silicon oxide layer to a hydrogen fluoride vapour in a process chamber having controlled temperature and pressure conditions. A by-product of this reaction is water which also acts as a catalyst for the etching process. It is controlled employment of this inherent water source that results in a condensed fluid layer forming, and hence etching taking place, only on the exposed surfaces of the oxide layer. The described method therefore reduces the risk of the effects of capillary induced stiction within the etched microstructure and/or corrosion within the microstructure and the process chamber itself.

10. 发明专利

JP2004531884A Manufacturing methods and silicon sensor of silicon sensor 审中-公开
公开(公告)号：JP2004531884A
公开(公告)日：2004-10-14
申请号：JP2002579819
申请日：2002-03-21
申请人：ヴェーテーイーテクノロジーズオサケユキチュア
发明人：クイスマヘイッキ , ラフデンペラユハ , ムティカイネンリスト
IPC分类号： G01P15/00 , B81B3/00 , B81C1/00 , G01P15/08 , H01L21/306 , H01L21/3065 , H01L29/84
CPC分类号： B81C1/00182 , B81B2201/0235 , B81C2201/0132 , B81C2201/0133 , G01P15/0802 , G01P2015/0817
摘要：本発明は、シリコンセンサ構造を製造する方法及びシリコンセンサに関する。本方法によれば、単結晶シリコンウェハ（１０）中に、エッチングされた開口によって、少なくとも１つのバネ要素構成（７）と、前記バネ要素構成（７）に接続された少なくとも１つの振動マス（８）とを形成する。本発明によれば、前記シリコンウェハの深さを通じて延びる開口及び溝（８）を乾式エッチング方法によって形成し、前記バネ要素構成（７）のバネ定数を制御するのに使用するエッチングプロセスは湿式方法を基礎とする。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式