专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2014523122A Insulated gate transistor and a method of manufacturing the same 有权
公开(公告)号：JP2014523122A
公开(公告)日：2014-09-08
申请号：JP2014517832
申请日：2012-07-06
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：アンデナ、マキシイ , ラヒモ、ムナフ , コルバッセ、チャラ , コプタ、アーノスト
IPC分类号： H01L29/739 , H01L21/336 , H01L29/12 , H01L29/78
CPC分类号： H01L29/7397 , H01L29/0619 , H01L29/1095 , H01L29/66348 , H01L29/7395
摘要：エミッタ側（１１）のエミッタ電極（２）と、コレクタ側（１５）のコレクタ電極（２５）との間に層を有するＩＧＢＴが提供され、ＩＧＢＴは、
− コレクタ側（１５）のコレクタ層（９）と、
− ドリフト層（８）と、
− 第２の導電型のベース層（４）と、
− ベース層（４）の上にエミッタ側（１１）に向かって配置されている、第１のソース領域（７）と、
− ベース層（４）の横方向に配置されており、ベース層（４）よりも深く、ドリフト層（８）内へ延在している、トレンチゲート電極（３）と、
− ベース層（４）の横方向に配置されており、ベース層（４）よりも深く、ドリフト層（８）内へ延在している、ウェル（５）と、
− ベース層（４）を取り囲んでおり、ドリフト層（８）とウェル（５）とからベース層（４）を完全に分離するようになっている、エンハンスメント層（６）と、
− エミッタ電極（２）に加えて、ウェル（５）をカバーし、第２の電気的絶縁層（３６）によってウェル（５）から分離されている、導電層（３２）と、
− 導電層（３２）の上部に凹部（３９）を有し、その結果、導電層（３２）がエミッタ電極（２）に電気的に接触するようになっている、第３の絶縁層（３８）とを備える。
【選択図】図６

3. 发明专利

JP2012512538A Method of manufacturing a bipolar punch through the semiconductor device and such a semiconductor device 审中-公开
公开(公告)号：JP2012512538A
公开(公告)日：2012-05-31
申请号：JP2011541239
申请日：2009-06-10
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：コプタ、アルノスト , シュラプバハ、ウルリヒ , ラヒモ、ムナフ
IPC分类号： H01L29/739 , H01L21/329 , H01L21/336 , H01L27/04 , H01L29/74 , H01L29/78 , H01L29/861
CPC分类号： H01L29/0834 , H01L29/7395 , H01L29/74 , H01L29/861
摘要：２層構造を少なくとも具備する、半導体基板（１）を備えたバイポーラパンチスルー半導体装置が提供される。層の１つは、第１の導電型のベース層（１０）である。基板は、第１の電気コンタクト（２）を備えた第１の主側面（１１）および第２の電気コンタクト（３）を備えた第２の主側面（１２）を具備する。第１の導電型のバッファ層（４）は、ベース層（１０）上に配置される。第１の導電型の第１の領域（５１、５１'）と第２の導電型の第２の領域（５２、５２'）とを交互に具備する第１の層（５）は、バッファ層（４）と第２の電気コンタクト（３）との間に配置される。第２の領域（５２、５２'）は、最大２μｍの深さおよび接合プロファイル（それは、最大１μｍで最大ドーピング濃度の９０％から１０％まで低下する）を備えた活性化領域である。
【選択図】図１

4. 发明专利

JP5985624B2 絶縁ゲート型トランジスタおよびその製造方法有权
标题翻译：绝缘栅晶体管及其制造方法
公开(公告)号：JP5985624B2
公开(公告)日：2016-09-06
申请号：JP2014517832
申请日：2012-07-06
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：アンデナ、マキシイ , ラヒモ、ムナフ , コルバッセ、チャラ , コプタ、アーノスト
IPC分类号： H01L29/78 , H01L29/12 , H01L21/336 , H01L29/739
CPC分类号： H01L29/7397 , H01L29/0619 , H01L29/1095 , H01L29/66348 , H01L29/7395

5. 发明专利

JP5693962B2 逆導電絶縁ゲート・バイポーラ・トランジスタを製造するための方法有权
标题翻译：用于制造反向导通绝缘栅双极晶体管的方法
公开(公告)号：JP5693962B2
公开(公告)日：2015-04-01
申请号：JP2010533539
申请日：2008-11-06
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：ラヒモ、ムナフ , ボベッキー、ヤン , コプタ、アルノスト
IPC分类号： H01L29/739 , H01L21/336 , H01L21/266 , H01L29/78
CPC分类号： H01L29/7395 , H01L21/266 , H01L29/0834 , H01L29/1095 , H01L29/32 , H01L29/66333

6. 发明专利

JP2014513421A Method for manufacturing a bipolar punch-through semiconductor device and such a semiconductor device 有权
公开(公告)号：JP2014513421A
公开(公告)日：2014-05-29
申请号：JP2014503176
申请日：2012-04-10
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：ラヒモ、ムナフ , コプタ、アルノスト , クラウゼン、トマス , アンデンナ、マキシ
IPC分类号： H01L29/78 , H01L21/329 , H01L21/336 , H01L29/739 , H01L29/868
CPC分类号： H01L29/66325 , H01L29/0834 , H01L29/36 , H01L29/6609 , H01L29/66136 , H01L29/66333 , H01L29/66348 , H01L29/7393 , H01L29/7395 , H01L29/7397 , H01L29/861
摘要：バイポーラパンチスルー半導体デバイスを製造するための方法が提供され、
（ａ）第１の面（１５）と第２の面（１７）とを有するウエハ（１）が提供され、一定の高ドーピング濃度を有する第１の導電型の高ドープ層（３４）が第１の面（１７）に配置され、
（ｂ）第１の導電型の低ドープ層（２２）が第１の面（１５）でエピタキシャル成長し、
（ｃ）その後、拡散ステップが実行され、それにより、拡散された空間領域（３２）が層（３４）と層（２２）の空間に作成され、
（ｄ）その後、第２の導電型の少なくとも１つの層が第１の面（１５）に作成され、
（ｅ）その後、ウエハの厚さが第２の面（１７）にある高ドープ層（３４）内で縮小され、その結果、空間領域（３２）と高ドープ層の残りの部分とを備えるバッファ層（３）が作成され、バッファ層（３）のドーピングプロファイルは、高ドープ領域（３６）のドーピング濃度からドリフト層（２）のドーピング濃度に着実に減少するステップが実行される。

7. 发明专利

JP2013515365A Power semiconductor devices 有权
公开(公告)号：JP2013515365A
公开(公告)日：2013-05-02
申请号：JP2012545222
申请日：2010-12-14
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：ラヒモ、ムナフ
IPC分类号： H01L29/74 , H01L29/744
CPC分类号： H01L29/74 , H01L29/0839 , H01L29/102 , H01L29/744
摘要：４層ｎｐｎｐ構造、カソード面１１およびアノード面１２があり、ゲート電極４を介してターンオフできるパワー半導体デバイス１。カソード電極２とアノード電極３との間に以下の順で複数の層が配置される。 −外側縁によって囲まれ、中央領域がある第１導電型カソード層５、カソード層５はカソード電極２と直接の電気的コンタクトにある，−第２導電型ベース層６，−カソード層５よりも低いドーピング濃度を有する第１導電型ドリフト層７、アノード電極３と電気的コンタクトにある第２導電型アノード層８。ゲート電極４は、カソード面１１上にカソード電極２の横に配置され、ベース層６と電気的コンタクトにある。ベース層６は、カソード層５の中央領域に接触している、連続的な層としての、第１の深さに最大ドーピング濃度がある少なくとも１つの第１の層６１を具備する。第１の層６１よりも高いドーピング濃度を有し、第１の層６１とカソード層５との間に配置され、第１の層６１のほうを向いているカソード層５の外側縁をカバーする第２導電型抵抗減少層１０，１０'，１０''、この中でカソード層５の外側縁とベース層６との間の接合での抵抗が低減される。
【選択図】図３

8. 发明专利

JP2013510449A Punch-through semiconductor device and a method for making the same 审中-公开
公开(公告)号：JP2013510449A
公开(公告)日：2013-03-21
申请号：JP2012538317
申请日：2010-11-10
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：ラヒモ、ムナフ , コプタ、アルノスト , フォベッキー、ヤン , ヤニシュ、ボルフガング
IPC分类号： H01L29/739 , H01L21/336 , H01L29/78
CPC分类号： H01L29/7395 , H01L29/0611 , H01L29/66333
摘要： A maximum-punch-through semiconductor device such as an insulated gate bipolar transistor (IGBT) or a diode, and a method for producing same are disclosed. The MPT semiconductor device can include at least a two-layer structure having an emitter metallization, a channel region, a base layer with a predetermined doping concentration ND, a buffer layer and a collector metallization. A thickness W of the base layer can be determined by: W = V bd + V pt 4010   kV   cm - 5 / 8 * ( N D ) 1 / 8 wherein a punch-through voltage Vpt of the semiconductor device is between 70% and 99% of a break down voltage Vbd of the semiconductor device, and wherein the thickness W is a minimum thickness of the base layer between a junction to the channel region and the buffer layer.

9. 发明专利

JP2011507299A Reverse-conducting semiconductor device and a method for producing such a reverse-conducting semiconductor device 有权
公开(公告)号：JP2011507299A
公开(公告)日：2011-03-03
申请号：JP2010538721
申请日：2008-12-18
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：ファッジャーノ、エウスタキオ , ヤニシュ、ボルフガング , ラヒモ、ムナフ
IPC分类号： H01L29/78 , H01L21/336 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/739
CPC分类号： H01L27/0664 , H01L29/0834 , H01L29/41708 , H01L29/66333 , H01L29/7395
摘要： For a method for manufacturing a reverse-conducting insulated gate bipolar transistor (RC-IGBT) (10) with a seventh layer (7,7') formed as a gate electrode and a first electrical contact (8) on a first main side (101) and a second electrical contact (9) on a second main side (102), which is opposite the first main side (101), a wafer (11) of a first conductivity type with a first side (111) and a second side (112) opposite the first side (111) is provided. For the manufacturing of the RC-IGBT (10) on the second main side (112) the following steps are performed: - at least one third layer (3) of a first or second conductivity type or a ninth layer (32), which is of the same conductivity type as the third layer (3) and which is a continuous layer, is created on the second side (112) before at least one second layer (2) of a different conductivity type than the third layer (3) is created on the second side (112), the at least one second and third layers (2,3) being arranged alternately in the finalized RC-IGBT.

10. 发明专利

JP6049690B2 バイポーラパンチスルー半導体デバイスおよびそのような半導体デバイスを製造するための方法有权
标题翻译：用于制造双极穿通半导体器件以及该半导体器件的方法
公开(公告)号：JP6049690B2
公开(公告)日：2016-12-21
申请号：JP2014503176
申请日：2012-04-10
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：ラヒモ、ムナフ , コプタ、アルノスト , クラウゼン、トマス , アンデンナ、マキシ
IPC分类号： H01L29/78 , H01L21/336 , H01L21/329 , H01L29/868 , H01L29/739
CPC分类号： H01L29/66325 , H01L29/0834 , H01L29/36 , H01L29/6609 , H01L29/66136 , H01L29/66333 , H01L29/66348 , H01L29/7393 , H01L29/7395 , H01L29/7397 , H01L29/861

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式