专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017054960A 半導体装置审中-公开
公开(公告)号：JP2017054960A
公开(公告)日：2017-03-16
申请号：JP2015178460
申请日：2015-09-10
申请人：株式会社東芝
发明人：小野祐 , 鬼沢岳 , 鈴木良和
IPC分类号： H01L29/812 , H01L29/778 , H01L29/06 , H01L21/336 , H01L29/78 , H01L29/41 , H01L21/28 , H01L29/423 , H01L21/338
CPC分类号： H01L29/7788 , H01L29/0611 , H01L29/2003 , H01L29/402 , H01L29/42376 , H01L29/66462 , H01L29/7786 , H01L29/1066 , H01L29/4236
摘要：【課題】高耐圧の半導体装置を提供する。【解決手段】実施形態の半導体装置は、第1の窒化物半導体層と、第1の窒化物半導体層上に設けられたソース電極と、第1の窒化物半導体層上に設けられたドレイン電極と、ソース電極とドレイン電極の間の、第1の窒化物半導体層上に設けられたゲート電極と、一端はゲート電極と電気的に接続され、他端はゲート電極とドレイン電極の間に位置し、第1の窒化物半導体層と離間して設けられたゲートフィールドプレート電極と、ゲートフィールドプレート電極と第1の窒化物半導体層の間に、ゲート電極と離間して設けられた第1の層間絶縁膜と、ゲート電極と第1の層間絶縁膜の間に設けられ、比誘電率は第1の層間絶縁膜より高い第2の層間絶縁膜と、を備える。【選択図】図1

2. 发明专利

JP2016171268A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2016171268A
公开(公告)日：2016-09-23
申请号：JP2015051580
申请日：2015-03-16
申请人：株式会社東芝
发明人：福田達夫
IPC分类号： H01L29/868 , H01L29/06 , H01L29/78 , H01L21/336 , H01L21/329 , H01L29/861
CPC分类号： H01L29/1095 , H01L29/0611 , H01L29/0649 , H01L29/402 , H01L29/407 , H01L29/66136 , H01L29/7811 , H01L29/7813 , H01L29/8613
摘要：【課題】耐圧を向上できる半導体装置を提供する。【解決手段】半導体装置100は、第1導電形の第1半導体領域1と、第1導電形の第2半導体領域2と、第2導電形の第3半導体領域3と、絶縁部10と、半導体部18と、を有する。第2半導体領域は、第1半導体領域の一部の上に設けられている。第2半導体領域の第2導電形のキャリア濃度は、第1半導体領域の第1導電形のキャリア濃度よりも低い。第3半導体領域は、第2半導体領域の上に設けられている。絶縁部は、第3半導体領域に接している。絶縁部は、第2半導体領域及び第1半導体領域の周りに設けられている。半導体部は、絶縁部の周りに設けられている。半導体部は、第1半導体領域と接していない。【選択図】図2
摘要翻译：要解决的问题：提供能够提高击穿电压的半导体器件。解决方案：半导体器件100包括第一导电类型的第一半导体区域1，第一导电类型的第二半导体区域2，第三半导体区域3 的第二导电类型，绝缘部分10和半导体部分18.第二半导体区域设置在第一半导体区域的一部分上。第二半导体区域的第二导电类型的载流子浓度低于第一半导体区域的第一导电类型的载流子浓度。第三半导体区域设置在第二半导体区域上。绝缘部分与第三半导体区域接触并设置在第二半导体区域和第一半导体区域周围。半导体部件设置在绝缘部分周围，并且不与第一半导体区域接触。选择图：图2

3. 发明专利

JP2015211179A 炭化珪素半導体装置有权
标题翻译：硅碳化硅半导体器件
公开(公告)号：JP2015211179A
公开(公告)日：2015-11-24
申请号：JP2014093251
申请日：2014-04-30
申请人：三菱電機株式会社
发明人：田所千広 , 樽井陽一郎 , 大久野幸史
IPC分类号： H01L29/41 , H01L29/47 , H01L21/329 , H01L29/861 , H01L29/868 , H01L29/06 , H01L29/872
CPC分类号： H01L29/1608 , H01L21/0495 , H01L29/0611 , H01L29/0619 , H01L29/401 , H01L29/402 , H01L29/47 , H01L29/6606 , H01L29/872
摘要：【課題】スイッチング時に発生する電界集中を緩和することができる炭化珪素半導体装置を提供する。【解決手段】第一導電型の炭化珪素半導体層1bと、炭化珪素半導体層1bの表面上に形成されたフィールド絶縁膜3と、炭化珪素半導体層1bの表面上であってフィールド絶縁膜3よりも内周側に形成されるとともにフィールド絶縁膜3に乗り上げて形成されたショットキー電極4と、ショットキー電極4を覆いショットキー電極4の外周端を越えてフィールド絶縁膜3上に延在する表面電極5と、炭化珪素半導体層1b内の上部においてショットキー電極4の一部と接して形成され炭化珪素半導体層1b内において表面電極5の外周端よりも外周側に延在する第二導電型の終端ウェル領域2とを備え、表面電極5の外周端は終端ウェル領域2の外周端よりも15μm以上内側に存在する炭化珪素半導体装置100とする。【選択図】図1
摘要翻译：要解决的问题：提供一种碳化硅半导体器件，其被布置成可以减轻在开关时引起的电场的浓度。解决方案：碳化硅半导体器件100包括：第一导电型碳化硅半导体层1b; 形成在碳化硅半导体层1b的表面上的场介电膜3; 形成在场致电介质膜3的内周侧的碳化硅半导体层1b的表面上，以局部覆盖在场电介质膜3上的肖特基电极4; 覆盖肖特基电极4的表面电极5，并且穿过肖特基电极4的外周边缘延伸至场电介质膜3的一部分或上方; 以及形成在碳化硅半导体层1b的上部以与肖特基电极4的一部分接触的第二导电型端接阱区域2，并且在第二导电型端接阱区域2的外周边缘的外周侧碳化硅半导体层1b中的表面电极5。表面电极5的外周缘位于端子阱区2的外周边缘的内侧15μm以上。

4. 发明专利

JP2015109421A 半導体装置及びその製造方法有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2015109421A
公开(公告)日：2015-06-11
申请号：JP2014209717
申请日：2014-10-14
申请人：パナソニックIPマネジメント株式会社
发明人：工藤千秋
IPC分类号： H01L29/12 , H01L21/336 , H01L29/78
CPC分类号： H01L29/0611 , H01L21/32105 , H01L21/32134 , H01L21/32139 , H01L23/4824 , H01L29/0619 , H01L29/1608 , H01L29/42364 , H01L29/42368 , H01L29/42372 , H01L29/4916 , H01L29/51 , H01L29/66333 , H01L29/66712 , H01L29/7395 , H01L29/7811 , H01L29/402 , H01L2924/0002
摘要：【課題】ゲート配線と基板との間にフィールド絶縁膜が形成された半導体装置において、フィールド絶縁膜の端部におけるゲート配線パターンの細りを抑制する。【解決手段】半導体装置10は、基板101の主面101a側に半導体層120が設けられている。セル領域Aにおいて、半導体層120上に配置されたゲート絶縁膜107と、ゲート絶縁膜107上に配置されたゲート電極108とを備え、配線領域Bにおいて、半導体層120上に配置されたフィールド絶縁膜201と、フィールド絶縁膜201上に配置されたゲート配線202とを備えている。フィールド絶縁膜201の端部201bは、基板101の主面101aに垂直な断面において、凸状の形状を有しており、フィールド絶縁膜201の上面は、ゲート配線202のうちフィールド絶縁膜201が下に配置されていない部分の上面よりも粗い。【選択図】図1
摘要翻译：要解决的问题：提供一种半导体器件，其中在栅极布线和衬底之间形成了绝缘膜，并且抑制了场绝缘膜的端部处的栅极布线图案的变薄。解决方案：半导体器件10包括：形成在主表面101a侧的基板101上的半导体层120; 布置在单元区域A中的半导体层120上的栅极绝缘膜107; 布置在栅极绝缘膜107上的栅电极108; 在布线区域B中布置在半导体层120上的场绝缘膜201; 以及布置在布线区域中的场绝缘膜201上的栅极布线202。场绝缘膜201的端部201b在垂直于基板101的主表面101a的截面中具有凸形形状，并且场绝缘膜201的顶面比栅极的一部分的顶面更粗糙布线202，其中不形成场绝缘膜201。

5. 发明专利

JP2015037188A 電力半導体素子及びその製造方法审中-公开
标题翻译：功率半导体元件及其制造方法
公开(公告)号：JP2015037188A
公开(公告)日：2015-02-23
申请号：JP2014124128
申请日：2014-06-17
申请人：サムソンエレクトロ−メカニックスカンパニーリミテッド. , Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.
发明人： SONG IN HYUK , PARK JAE HOON , UM KEE JU , SEO DONG SOO
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06
CPC分类号： H01L29/063 , H01L29/0611 , H01L29/0634 , H01L29/0649 , H01L29/1095 , H01L29/66333 , H01L29/66712 , H01L29/7395 , H01L29/7802
摘要：【課題】本発明は、電力半導体素子及びその製造方法に関する。【解決手段】本発明は、第1導電型の第1ドリフト層と、上記ドリフト層に厚さ方向の上部に形成され、幅方向に第1導電型の第1半導体領域と第2導電型の第2半導体領域とが交互に形成される第1〜nリサーフ層と、上記第nリサーフ層の厚さ方向の上部に形成される第1導電型の第2ドリフト層と、上記第2ドリフト層に形成され、上記第2半導体領域の上部に形成される第2導電型のウェル領域と、上記ウェル領域の上部に形成される第1導電型のソース領域と、を含み、上記第1〜nリサーフ層に形成される上記第2半導体領域において幅方向に最も長い部分の長さをPnとしたときに、Pn−1≦̸Pn(但し、n≧2)である電力半導体素子に関する。【選択図】図1
摘要翻译：要解决的问题：提供一种功率半导体元件，其能够降低正向压降并具有高耐压性，并提供其制造方法。本发明的功率半导体元件包括：导电型第一漂移层; 在厚度方向上形成在漂移层上的第一至第n个第一重叠层，并且在宽度方向上交替形成第一导电类型的第一半导体区域和第二导电型第二半导体区域; 第一导电型第二漂移层，其形成在厚度方向上的第n个复合层上; 形成在第二漂移层中并形成在第二半导体区上的第二导电型阱区; 以及形成在阱区的上部的第一导电型源区。当宽度方向上形成在第1〜第n个再生层中的第2半导体区域的最长部分的长度为P时，满足下式：P≤P（n≥2）。

6. 发明专利

JP5531959B2 Method of manufacturing a Schottky barrier diode and the Schottky barrier diode 有权
公开(公告)号：JP5531959B2
公开(公告)日：2014-06-25
申请号：JP2010523827
申请日：2009-07-23
申请人：住友電気工業株式会社
发明人：拓堀井 , 富仁宮崎 , 誠木山
IPC分类号： H01L29/872 , H01L21/28 , H01L29/47
CPC分类号： H01L29/872 , H01L29/0611 , H01L29/08 , H01L29/2003 , H01L29/402 , H01L29/475 , H01L29/66143

7. 发明专利

JP2014099643A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2014099643A
公开(公告)日：2014-05-29
申请号：JP2014008160
申请日：2014-01-20
申请人： Fuji Electric Co Ltd , 富士電機株式会社
发明人： NEMOTO MICHIO , YOSHIMURA TAKASHI
IPC分类号： H01L29/868 , H01L21/329 , H01L21/336 , H01L29/06 , H01L29/739 , H01L29/78 , H01L29/861
CPC分类号： H01L29/0611 , H01L21/263 , H01L21/268 , H01L21/3221 , H01L29/06 , H01L29/0684 , H01L29/0804 , H01L29/0821 , H01L29/1004 , H01L29/1095 , H01L29/32 , H01L29/36 , H01L29/66348 , H01L29/7393 , H01L29/7397 , H01L29/861 , H01L29/868 , H01L29/885
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device which can reduce variation in withstanding voltage and variation in switching characteristics and reduce manufacturing cost.SOLUTION: A semiconductor device comprises: a p anode layer 2 formed on one principal surface side of an ndrift layer 1; an ncathode layer 3 formed on the other surface side; an anode electrode 4 formed on a surface of the p anode layer 2; a cathode electrode 5 formed on a surface of the ncathode layer 3; and n-type broad buffer regions 6 each of which has a net doping concentration higher than an impurity concentration of a bulk of a wafer and lower than a net doping concentration of each of the ncathode layer 3 and the p anode layer 2, and which are formed inside the ndrift layer 1. A relationship between specific resistance ρof the ndrift layer 1 and a rated voltage Vsatisfies 0.12 V≤ρ≤0.25 V. In addition, a total amount of the net doping concentrations of the broad buffer regions 6 is not less than 4.8×10atoms/cmand not more than 1.0×10atoms/cm.
摘要翻译：要解决的问题：提供一种半导体器件，其能够降低耐受电压的变化和开关特性的变化，并降低制造成本。解决方案：半导体器件包括：形成在n型层1的一个主表面侧的p阳极层2; 形成在另一个表面侧的阴极层3; 形成在p阳极层2的表面上的阳极电极4; 形成在阴极层3的表面上的阴极电极5; 和n型宽缓冲区域6，其各自的净掺杂浓度高于晶片本体的杂质浓度并且低于阴极层3和p阳极层2中的每一个的净掺杂浓度，并且其中形成在n型层1内。n型层1的电阻率rgr与额定电压Vs之间的关系满足0.12V≤＆rgr≤0.25V。此外，宽缓冲区域的净掺杂浓度的总量 6不小于4.8×10原子/厘米，不大于1.0×10原子/厘米2。

8. 发明专利

JP5370480B2 Semiconductor device and a method of manufacturing the same 有权
公开(公告)号：JP5370480B2
公开(公告)日：2013-12-18
申请号：JP2011511228
申请日：2009-04-30
申请人：三菱電機株式会社
发明人：成久三浦 , 修平中田 , 健一大塚 , 昭裕渡辺 , 直毅油谷
IPC分类号： H01L29/78 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/532 , H01L27/04 , H01L29/12 , H01L29/423 , H01L29/49 , H01L29/739
CPC分类号： H01L29/7811 , H01L23/53209 , H01L29/0611 , H01L29/0615 , H01L29/0638 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/42372 , H01L29/4238 , H01L29/45 , H01L29/4916 , H01L29/4941 , H01L29/4975 , H01L29/66068 , H01L29/7805 , H01L2924/0002 , H01L2924/00
摘要： In a cell region of a first major surface of a semiconductor substrate of a first conductivity type, a first well of a second conductivity type is in an upper surface. A diffusion region of a first conductivity type is in the upper surface in the first well. A first gate insulating film is on the first well, and a first gate electrode on the first gate insulating film. A second well of a second conductivity type is in the upper surface of the first major surface on a peripheral portion of the cell region. A second gate insulating film is on the second well, and a thick field oxide film is on the peripheral side than the second gate insulating film. A second gate electrode is sequentially on the second gate insulating film and the field oxide film and electrically connected to the first gate electrode. A first electrode is connected to the first, second well and the diffusion region. A second electrode is connected on a second major surface of the semiconductor substrate. A gate wiring is on the field oxide film, going around a periphery of the cell region, and electrically connected to the second gate electrode. The gate wiring is a silicide of a constituting substance of the second gate electrode.

9. 发明专利

JPWO2011052787A1 半導体装置および半導体装置の製造方法有权
公开(公告)号：JPWO2011052787A1
公开(公告)日：2013-03-21
申请号：JP2011538528
申请日：2010-11-02
申请人：富士電機株式会社
发明人：根本　道生 , 道生根本 , 吉村　尚 , 尚吉村
IPC分类号： H01L29/861 , H01L21/329 , H01L21/336 , H01L29/739 , H01L29/78 , H01L29/868
CPC分类号： H01L29/0611 , H01L21/263 , H01L21/268 , H01L21/3221 , H01L29/06 , H01L29/0684 , H01L29/0804 , H01L29/0821 , H01L29/1004 , H01L29/1095 , H01L29/32 , H01L29/36 , H01L29/66348 , H01L29/7393 , H01L29/7397 , H01L29/861 , H01L29/868 , H01L29/885
摘要： n-ドリフト層(1)の一方の主面側に、pアノード層(2)が形成されている。n-ドリフト層(1)の他方の主面側には、n-ドリフト層(1)より不純物濃度が高いn+カソード層(3)が形成されている。pアノード層(2)の表面には、アノード電極(4)が形成されている。n+カソード層(3)の表面には、カソード電極(5)が形成されている。n-ドリフト層(1)の内部には、ウエハのバルクの不純物濃度よりも高く、かつn+カソード層(3)およびpアノード層(2)よりも低いネットドーピング濃度を有するn型のブロードバッファ領域(6)が形成されている。ここで、n-ドリフト層(1)の比抵抗ρ0が定格電圧V0に対して0.12V0≦ρ0≦0.25V0を満たす。また、ブロードバッファ領域6のネットドーピング濃度の総量は4.8×1011atoms/cm2以上1.0×1012atoms/cm2以下である。

10. 发明专利

JP2013510449A Punch-through semiconductor device and a method for making the same 审中-公开
公开(公告)号：JP2013510449A
公开(公告)日：2013-03-21
申请号：JP2012538317
申请日：2010-11-10
申请人：アーベーベー・テヒノロギー・アーゲー
发明人：ラヒモ、ムナフ , コプタ、アルノスト , フォベッキー、ヤン , ヤニシュ、ボルフガング
IPC分类号： H01L29/739 , H01L21/336 , H01L29/78
CPC分类号： H01L29/7395 , H01L29/0611 , H01L29/66333
摘要： A maximum-punch-through semiconductor device such as an insulated gate bipolar transistor (IGBT) or a diode, and a method for producing same are disclosed. The MPT semiconductor device can include at least a two-layer structure having an emitter metallization, a channel region, a base layer with a predetermined doping concentration ND, a buffer layer and a collector metallization. A thickness W of the base layer can be determined by: W = V bd + V pt 4010   kV   cm - 5 / 8 * ( N D ) 1 / 8 wherein a punch-through voltage Vpt of the semiconductor device is between 70% and 99% of a break down voltage Vbd of the semiconductor device, and wherein the thickness W is a minimum thickness of the base layer between a junction to the channel region and the buffer layer.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式