专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

JP2013192218A Phase interpolator 有权
标题翻译：相位插补器
公开(公告)号：JP2013192218A
公开(公告)日：2013-09-26
申请号：JP2013028156
申请日：2013-02-15
申请人： Mega Chips Corp , 株式会社メガチップス
发明人： YANAGISAWA NOBUHIRO
IPC分类号： H03H11/16 , H03C3/40
CPC分类号： H04L7/0025 , H03K5/1252 , H03K2005/00286
摘要： PROBLEM TO BE SOLVED: To provide a phase interpolator that reduces a phase error in output signals regardless of parasitic capacitances added to wiring paths interconnecting differential pairs and current sources.SOLUTION: A phase interpolator 10 includes four differential pairs 12-1 to 12-4, sixteen current sources 14-1 to 14-16, a switch group (a plurality of switches) 16, two load resistances 18A, 18B, and four stabilization capacitances 28-1 to 28-4 connected between source-coupled nodes of the respective differential pairs and a reference voltage.
摘要翻译：要解决的问题：提供一种减少输出信号中的相位误差的相位插值器，而不管添加到互连差分对和电流源的布线路径的寄生电容如何。解相：内插器10包括四个差分对12-1至12-4 ，十六个电流源14-1至14-16，开关组（多个开关）16，两个负载电阻18A，18B和四个稳定电容28-1至28-4，其连接在各自的源极耦合节点差分对和参考电压。

22. 发明专利

JPWO2009144819A1 電気回路、リング発振回路、及び受信回路审中-公开
公开(公告)号：JPWO2009144819A1
公开(公告)日：2011-09-29
申请号：JP2010514311
申请日：2008-05-30
申请人：富士通株式会社
发明人：雅文近藤 , 雅文近藤
IPC分类号： H03K3/03 , H03K3/354
CPC分类号： H03K3/356113 , H03K3/0315 , H03K2005/00052 , H03K2005/00286
摘要：電気回路は、入力側である第1ノードから出力側である第2ノードへ向かって直列に接続された偶数個のインバータを有する第1経路と、入力側である前記第2ノードから出力側である前記第1ノードへ向かって直列に接続された偶数個のインバータを有する第2経路と、前記第1ノードと前記第2ノードとに接続され、前記第1ノードの論理値と前記第2ノードの論理値とを互いに反転状態に維持するラッチ回路と、前記ラッチ回路に入力され、前記ラッチ回路の電源線への接続及び分離を制御する制御信号を供給する制御信号経路を含み、該制御信号は前記第1の経路及び前記第2の経路を伝搬する信号に応じた信号である。

24. 发明专利

JP4121454B2 Method and apparatus for clock circuit 有权
公开(公告)号：JP4121454B2
公开(公告)日：2008-07-23
申请号：JP2003506104
申请日：2002-05-07
申请人：フリースケールセミコンダクターインコーポレイテッド
发明人：グトキング、エヤル , ディノ、シュムエル , トジク、マクシム , モシェ、ダビッド
IPC分类号： H03K5/135 , G06F1/10 , G11C7/10 , H03K5/00 , H03K5/159 , H03L7/081
CPC分类号： H03L7/0805 , G06F1/10 , G11C7/1072 , G11C7/222 , H03K5/159 , H03K2005/00286 , H03L7/0814

25. 发明专利

JP2008011132A 90-degree phase shifter 审中-公开
标题翻译： 90度相变器
公开(公告)号：JP2008011132A
公开(公告)日：2008-01-17
申请号：JP2006178930
申请日：2006-06-29
申请人： Nec Electronics Corp , Necエレクトロニクス株式会社
发明人： KUROKI REIKO
IPC分类号： H03K5/135
CPC分类号： H03K5/1565 , H03K2005/00052 , H03K2005/00286 , H03L7/0812
摘要： PROBLEM TO BE SOLVED: To provide a 90-degree phase shifter capable of an output signal having a 90° phase difference, even for a clock signal having a waveform close to that of a rectangular wave and whose duty ratio deviates from 50%. SOLUTION: The 90-degree phase shifter 1 includes a high-pass filter (HPF) 13 and a frequency dividing circuit 10. Gain tilt characteristics (attenuation characteristics) of the HPF 13 have a positive gain tilt, such that the gain increases, as the frequency increases. The frequency dividing circuit 10 is constituted, using a T flip-flop formed by cascading two D latches 11 and 12, and inputs the differential clock signals, corrected by the high-pass filter and outputs four-phase signals which are a half in frequency and 90° out of phase with the corrected differential clock signals. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：为了提供能够具有90°相位差的输出信号的90度移相器，即使对于具有接近于矩形波的波形的时钟信号，并且其占空比偏离50 ％。解决方案：90度移相器1包括高通滤波器（HPF）13和分频电路10. HPF 13的增益倾斜特性（衰减特性）具有正增益倾斜，使得增益随着频率的增加而增加。分频电路10使用通过级联两个D锁存器11和12形成的T触发器构成，并且输入由高通滤波器校正的差分时钟信号，并输出频率为一半的四相信号与校正的差分时钟信号相差90°。版权所有（C）2008，JPO＆INPIT

26. 发明专利

JP2005176368A Method and device which generate quadrature clock 有权
标题翻译：产生正交时钟的方法和装置
公开(公告)号：JP2005176368A
公开(公告)日：2005-06-30
申请号：JP2004353754
申请日：2004-12-07
申请人： Hewlett-Packard Development Co Lp , ヒューレット−パッカードデベロップメントカンパニーエル.ピー.
发明人： WYATT PERRY M , BERKRAM DANIEL A , NEWSOME DAVID T
IPC分类号： G06F1/06 , G06F1/04 , G06F1/10 , H03H11/16 , H03K3/00 , H03K5/00 , H03K5/15 , H03L7/06 , H03L7/183 , H04L7/04
CPC分类号： H03L7/06 , G06F1/06 , G06F1/10 , H03K5/15 , H03K2005/00286 , H03L7/183
摘要： PROBLEM TO BE SOLVED: To perform adjustment so that phase of a clock of a certain region of an integrated circuit becomes the same phase as that of a clock of another region. SOLUTION: In a method and a device which generate a quadrature clock, a quadrature clock generating device contains a clock generater which provides a double clock which has a double frequency of that of a received reference clock. A frequency divider circuit is combined so that an alignment signal may be offered which has a frequency of the half of the double clock. Following the alignment signal, a first clock and a second clock are recovered from the double clock by a recovery circuit. The first clock and the second clock have a phase difference of substantially 90°. COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：进行调整，使得集成电路的某个区域的时钟的相位与另一区域的时钟的相位相同。解决方案：在产生正交时钟的方法和装置中，正交时钟产生装置包含时钟发生器，其提供具有接收到的参考时钟的双倍频率的双倍时钟。组合分频器电路，使得可以提供具有双时钟的一半频率的对准信号。在对准信号之后，恢复电路从双时钟恢复第一时钟和第二时钟。第一时钟和第二时钟具有大致90°的相位差。版权所有（C）2005，JPO＆NCIPI

27. 发明专利

JP2004531013A Fast zero phase restart of the multi-phase clock 审中-公开
公开(公告)号：JP2004531013A
公开(公告)日：2004-10-07
申请号：JP2003500912
申请日：2002-05-22
申请人：インフィネオンテクノロジーズアクチエンゲゼルシャフト
发明人：サイラシアン，ササン , ルッジ，マイケル，エー．
IPC分类号： G11B20/10 , G11B20/14 , H03K5/00 , H03K5/15 , H04L25/497
CPC分类号： G11B20/10055 , G11B20/10009 , G11B20/1403 , H03K5/15013 , H03K2005/00286
摘要：ＰＲＭＬ読取／書込チャンネル装置の多重フェーズクロックの高速ゼロ位相再始動。ゼロ位相再始動は、それぞれ、ほぼ同じ周期であり他のクロックパルス波に関してはそれぞれ位相が一致していない複数のクロックパルス波（４０２）を受信するための入力部と、クロックパルス波の１つに対応している少なくとも１つの出力端子を含む出力部と、複数のクロックパルス波を対応する出力端子（４０４，４０６，４０８）に連続的に結びつけるゼロ位相回路とを備えている。

28. 发明专利

JP2004235875A Timing signal generation circuit and reception circuit 有权
公开(公告)号：JP2004235875A
公开(公告)日：2004-08-19
申请号：JP2003020817
申请日：2003-01-29
申请人： Fujitsu Ltd , 富士通株式会社
发明人： CHIBA TAKAYA , TAMURA YASUTAKA
IPC分类号： H03F3/45 , G06F1/04 , H03F3/68 , H03K5/00 , H03L7/081 , H04L7/02 , H04L25/02
CPC分类号： H04L25/0292 , G06F1/04 , H03K2005/00286 , H03L7/0812
摘要： PROBLEM TO BE SOLVED: To provide a timing signal generation circuit which can generate a timing signal with high precision by a simple constitution. SOLUTION: The timing signal generation circuit receives a plurality of input signals ϕO, ϕOX, ϕ1, and ϕ1X of different phases and generates a timing signal of an intermediate phase. The timing signal generation circuit comprises; a plurality of current sources 312 and 313; a plurality of current polarity switching circuits 31 to 34 which are provided between the plurality of current sources and have current polarity changeover switches 311 for switching current polarities of outputs by respective input signals; and a voltage level correction circuit 35 which corrects a voltage level of a phase synthesis signal obtained by synthesizing weighted outputs of the plurality of current polarity switching circuits. COPYRIGHT: (C)2004,JPO&NCIPI

29. 发明专利

JP2018520586A 位相シフタ/減衰器回路における状態変化の安定化审中-公开
公开(公告)号：JP2018520586A
公开(公告)日：2018-07-26
申请号：JP2017563949
申请日：2016-05-13
申请人：ピーセミコーポレーション , pSemi Corporation
发明人：アリソン,マット , シャピロ,エリックエス
IPC分类号： H03H7/20
CPC分类号： H03H11/20 , H03H7/20 , H03H7/25 , H03H11/24 , H03K5/08 , H03K2005/00286
摘要：電子システムであって、位相状態を変化するとき前記システムが全体として挿入損失変化を僅かしか又は全く示さない、デジタル方式で選択可能位相シフタ回路及び挿入損失微調整回路、及び/又は、減衰状態を変化するとき前記システムが全体として位相への影響を僅かしか又は全く示さない、デジタル方式で選択可能減衰器回路及び位相微調整回路、を含む電子システム。該回路のために調整制御ワードを選択する方法が含まれる。

30. 发明专利

JP6280767B2 駆動回路有权
公开(公告)号：JP6280767B2
公开(公告)日：2018-02-14
申请号：JP2014031371
申请日：2014-02-21
申请人：ルネサスエレクトロニクス株式会社
发明人：水田元紀
IPC分类号： H03F3/34 , H03F3/68 , H03F3/45
CPC分类号： H03K5/01 , H03F3/211 , H03F3/45475 , H03F2200/129 , H03F2203/45116 , H03F2203/45138 , H03K2005/00286

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式