专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

JP5058277B2 Semiconductor device and a method of manufacturing the same 有权
公开(公告)号：JP5058277B2
公开(公告)日：2012-10-24
申请号：JP2010042942
申请日：2010-02-26
申请人：株式会社東芝
发明人：勉手塚 , 圭司池田
IPC分类号： H01L29/786 , H01L21/28 , H01L21/336 , H01L29/78
CPC分类号： H01L29/0895 , B82Y10/00 , H01L21/84 , H01L27/1203 , H01L29/165 , H01L29/41733 , H01L29/41766 , H01L29/45 , H01L29/66742 , H01L29/66977 , H01L29/7843 , H01L29/78684

12. 发明专利

JP2012508989A Metal - insulator - semiconductor tunneling contact 审中-公开
标题翻译：空值
公开(公告)号：JP2012508989A
公开(公告)日：2012-04-12
申请号：JP2011536628
申请日：2009-12-07
申请人：インテルコーポレイション
发明人：カヴァリエロス，ジャック , エス．チャウ，ロバート , デューイ，ギルバート , ムケルジー，ニロイ , ヴィー．メッツ，マシュー
IPC分类号： H01L29/78 , H01L21/283 , H01L21/768 , H01L21/8238 , H01L23/522 , H01L27/092 , H01L29/417 , H01L29/786
CPC分类号： H01L29/517 , H01L21/285 , H01L21/28512 , H01L21/76831 , H01L21/823418 , H01L21/823431 , H01L21/823475 , H01L23/485 , H01L29/0895 , H01L29/41791 , H01L29/452 , H01L29/456 , H01L29/518 , H01L29/66545 , H01L29/66795 , H01L29/78 , H01L29/785 , H01L2924/0002 , H01L2924/00
摘要：本発明はソース領域又はドレイン領域へのコンタクトに関する。コンタクトは導電性材料を有するが、その導電性材料は絶縁体によりソース領域又はドレイン領域から分離されている。
摘要翻译：与源极或漏极区的接触。接触件具有导电材料，但是导电材料通过绝缘体与源极或漏极区域分离。

13. 发明专利

JP2005175254A Doping method and semiconductor element using the same 有权
标题翻译：使用它的掺杂方法和半导体元件
公开(公告)号：JP2005175254A
公开(公告)日：2005-06-30
申请号：JP2003414550
申请日：2003-12-12
申请人： National Institute Of Advanced Industrial & Technology , Nec Corp , 日本電気株式会社 , 独立行政法人産業技術総合研究所
发明人： TADA TETSUYA , KANAYAMA TOSHIHIKO , HIURA HIDEFUMI
IPC分类号： H01L27/10 , H01L21/329 , H01L21/336 , H01L21/8247 , H01L27/115 , H01L29/08 , H01L29/66 , H01L29/78 , H01L29/788 , H01L29/792 , H01L29/861 , H01L51/30
CPC分类号： B82Y10/00 , H01L29/0895 , H01L29/66643 , H01L29/7833 , H01L51/0046
摘要： PROBLEM TO BE SOLVED: To provide a doping method that achieves shallow junctions of source and drain and has no scattering of element characteristics, and to provide a semiconductor element using the doping method.
SOLUTION: By having either fullerene derivative molecules or metallocene molecules, having larger electron affinity or smaller ionization energy adhered to the surface of a semiconductor, charge transfer from the molecule to the semiconductor is induced, and doping of the semiconductor is carried out.
COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：提供实现源极和漏极的浅结并且不具有元件特性的散射的掺杂方法，并且提供使用掺杂方法的半导体元件。解决方案：通过使富勒烯衍生物分子或茂金属分子具有较大的电子亲和力或更小的电离能附着在半导体的表面上，从分子到半导体的电荷转移被诱导，并且进行半导体的掺杂。版权所有（C）2005，JPO＆NCIPI

14. 发明专利

JP2018511936A ヘテロ接合構造を有するトンネル薄膜トランジスタ审中-公开
公开(公告)号：JP2018511936A
公开(公告)日：2018-04-26
申请号：JP2017544607
申请日：2016-01-29
申请人：スナップトラック・インコーポレーテッド
发明人：野村研二 , ジョン・ヒョンチュル・ホン
IPC分类号： H01L29/786 , H01L21/28 , H01L21/329 , H01L21/8234 , H01L27/088 , H01L29/417 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872 , H01L29/88
CPC分类号： H01L29/7869 , G09G3/20 , G09G3/3466 , G09G2300/08 , H01L21/02554 , H01L21/02565 , H01L21/0262 , H01L29/0843 , H01L29/0895 , H01L29/24 , H01L29/267 , H01L29/66969 , H01L29/7391 , H01L29/7848 , H01L29/78618 , H01L29/78681 , H01L29/78693 , H01L29/78696
摘要：本開示は、p−nヘテロ接合構造を含む薄膜トランジスタ(TFT)を提供する。p−nヘテロ接合構造は、狭いバンドギャップの材料と広いバンドギャップの材料との間の接合を含み得る。酸化物、窒化物、セレン化物、または硫化物であり得る狭いバンドギャップの材料は、TFTの活性チャネル材料であり、比較的高いキャリア移動度をもたらし得る。ヘテロ接合構造は、バンド間トンネリングおよびTFTオフ電流の抑制を容易にする。さまざまな実装形態では、TFTは、フレキシブル基板上に形成され、低温処理能力を有し得る。

15. 发明专利

JP2016032011A 半導体装置とその製造方法有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2016032011A
公开(公告)日：2016-03-07
申请号：JP2014153463
申请日：2014-07-29
申请人：株式会社豊田中央研究所 , トヨタ自動車株式会社
发明人：兼近将一 , 上田博之 , 富田英幹
IPC分类号： H01L27/095 , H01L21/338 , H01L29/778 , H01L29/812 , H01L21/337 , H01L27/098 , H01L29/808 , H01L21/329 , H01L29/861 , H01L29/868 , H01L21/28 , H01L29/47 , H01L29/872
CPC分类号： H01L27/0629 , H01L21/8232 , H01L21/8252 , H01L27/0605 , H01L29/0619 , H01L29/205 , H01L29/66212 , H01L29/66462 , H01L29/7786 , H01L29/872 , H01L29/0895 , H01L29/1066 , H01L29/2003
摘要：【課題】第1〜第3窒化物半導体層6,8,18の積層構造を備えている基板からHEMTとSBDを製造する場合、第3窒化物半導体層18を除去することで露出した第2窒化物半導体層8の表面にアノード電極24を形成するとショットキー接合しない。【解決手段】第3窒化物半導体層18を除去して露出した第2窒化物半導体層8の表面にAlO膜10が露出すると、その表面に形成したアノード電極24がショットキー接合する。第2窒化物半導体層の深部層よりバンドギャップが大きい表面層が露出するようにしてもよい。あるいは第2窒化物半導体層8の表面に加えられたエッチングダメージを修復してからアノード電極24を形成してもよい。【選択図】図1
摘要翻译：要解决的问题：提供从具有第一至第三氮化物半导体层6,8和18的叠层结构的基板制造HEMT和SBD的技术，其可以解决如果阳极电极24不产生肖特基结的问题形成在通过去除第三氮化物半导体层18而暴露的第二氮化物半导体层8的表面上。解决方案：在半导体器件的制造方法中，当AlO膜10暴露在第二氮化物半导体层8的表面通过去除第三氮化物半导体层18而暴露，形成在表面上的阳极24形成肖特基结。该方法可以被布置成使得暴露具有大于带隙深层的第二氮化物半导体层的表面层。或者，该方法可以被布置成使得在恢复第二氮化物半导体层8的表面上的蚀刻损伤之后形成阳极电极24.选择的图示：图1

16. 发明专利

JP2013046073A Graphene switching device comprising tunable barrier 有权
标题翻译：包含可调壁垒的石墨切换装置
公开(公告)号：JP2013046073A
公开(公告)日：2013-03-04
申请号：JP2012183911
申请日：2012-08-23
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： HEO JIN SEONG , JEONG HYEON-JONG , SONG HYEON-JAE , PARK SEONG-JUN , DAVID SEO , YANG HEE-JUN
IPC分类号： H01L29/786 , H01L21/336 , H01L51/05 , H01L51/30
CPC分类号： H01L29/1606 , B82Y10/00 , H01L29/0895 , H01L29/165 , H01L29/41725 , H01L29/778 , H01L29/7781 , H01L29/78684
摘要： PROBLEM TO BE SOLVED: To provide a graphene switching device including a tunable barrier.SOLUTION: There is provided a graphene switching device comprising: a back gate substrate; a gate insulating layer on the substrate; a graphene layer on the gate insulating layer; a semiconductor layer and a first electrode sequentially stacked on a first region in the graphene layer; and a second electrode provided on a second region separated from the first region in the graphene layer. In the graphene switching device, the back gate substrate and the graphene layer are opposed to each other via the semiconductor layer, and the semiconductor layer includes a tunable barrier doped with an n-type or p-type material.
摘要翻译：要解决的问题：提供一种包括可调屏障的石墨烯切换装置。提供了一种石墨烯切换装置，包括：背栅基板; 基板上的栅极绝缘层; 栅极绝缘层上的石墨烯层; 依次层叠在所述石墨烯层的第一区域上的半导体层和第一电极; 以及设置在与石墨烯层中的第一区域分离的第二区域上的第二电极。在石墨烯开关装置中，背栅极基板和石墨烯层经由半导体层彼此相对，并且半导体层包括掺杂有n型或p型材料的可调谐势垒。版权所有（C）2013，JPO＆INPIT

17. 发明专利

JP2010226063A Spin mosfet and reconfigurable logic circuit 有权
标题翻译：旋转MOSFET和可重新配置的逻辑电路
公开(公告)号：JP2010226063A
公开(公告)日：2010-10-07
申请号：JP2009074785
申请日：2009-03-25
申请人： Toshiba Corp , 株式会社東芝
发明人： SAITO YOSHIAKI , SUGIYAMA HIDEYUKI , IGUCHI TOMOAKI , MARUGAME TAKAO , ISHIKAWA MIZUE
IPC分类号： H01L29/82 , H01L43/08
CPC分类号： H01L43/02 , B01D53/1493 , B01D53/62 , G11C11/16 , G11C11/161 , G11C11/1673 , G11C11/1675 , G11C11/1695 , H01L28/00 , H01L29/0843 , H01L29/0895 , H01L29/66984 , H01L43/10
摘要： PROBLEM TO BE SOLVED: To reduce the influence of a leakage magnetic field on adjacent transistors, enable shift adjustment, and restrain spin relaxation in a channel region, even when vertical magnetization films are used in the ferromagnetic material of a MTJ (Magnetic Tunnel Junction) in the source/drain region of a spin MOSFET. SOLUTION: The spin MOSFET includes: a first ferromagnetic layer 72 provided on a semiconductor substrate 61, and having a fixed magnetization direction substantially perpendicular to a film plane; a semiconductor layer 74 provided as a channel on the first ferromagnetic layer; a second ferromagnetic layer 78 provided on the semiconductor layer, and having a variable magnetization direction substantially perpendicular to a film plane; a first tunnel barrier 80 provided on the second ferromagnetic layer; a third ferromagnetic layer 82 provided on the first tunnel barrier 80, and having a stacked structure formed of two layers of ferromagnetic films which are antiferromagnetically coupled via a nonmagnetic film interposed therebetween; a gate insulating film 90a provided on the side faces of the semiconductor layer; and a gate electrode 76 provided on a side opposite to the semiconductor layer with respect to the gate insulating film. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：为了减小泄漏磁场对相邻晶体管的影响，即使在MTJ（磁性）的铁磁材料中使用垂直磁化膜时，也能够进行移位调整并抑制沟道区域中的自旋弛豫隧道结）在自旋MOSFET的源极/漏极区域。解决方案：自旋MOSFET包括：设置在半导体衬底61上并具有基本上垂直于膜平面的固定磁化方向的第一铁磁层72; 在第一铁磁层上作为沟道设置的半导体层74; 设置在半导体层上的第二铁磁层78，具有基本上垂直于薄膜平面的可变磁化方向; 设置在第二铁磁层上的第一隧道势垒80; 设置在第一隧道势垒80上的第三铁磁层82，并且具有由两层铁磁性膜形成的层叠结构，所述层叠结构通过介于其间的非磁性膜反铁磁耦合; 设置在半导体层的侧面上的栅极绝缘膜90a; 以及相对于栅极绝缘膜设置在与半导体层相对的一侧的栅电极76。版权所有（C）2011，JPO＆INPIT

18. 发明专利

JP4246400B2 Semiconductor memory device 有权
公开(公告)号：JP4246400B2
公开(公告)日：2009-04-02
申请号：JP2000619034
申请日：2000-05-11
申请人：株式会社日立製作所
发明人：大久本 , 弘造片山
IPC分类号： H01L21/8242 , G11C11/402 , G11C11/404 , H01L21/8234 , H01L21/8247 , H01L27/06 , H01L27/108 , H01L27/115 , H01L27/12 , H01L29/08 , H01L29/788 , H01L29/792
CPC分类号： H01L29/0895 , G11C11/404 , H01L21/823487 , H01L27/0688 , H01L27/108 , H01L27/10823 , H01L27/10876 , H01L27/1203

19. 发明专利

JPS5938672B2 JPS5938672B2 - 失效
公开(公告)号：JPS5938672B2
公开(公告)日：1984-09-18
申请号：JP13710575
申请日：1975-11-14
申请人： Enaajii Konbaajon Debaisesu Inc
发明人： DEEBITSUDO ADORAA , KAATO II PIITAASEN , MERUBIN PII SHOO
IPC分类号： G11C11/41 , H01L21/331 , H01L29/08 , H01L29/68 , H01L29/73 , H01L45/00 , H03K19/08
CPC分类号： H01L29/0821 , H01L29/0895 , H01L29/685 , H03K19/08
摘要： 1522327 Semiconductor devices ENERGY CONVERSION DEVICES Inc 13 Nov 1975 [14 Nov 1974] 46917/75 Heading H1K [Also in Division H3] A transistor-like device of which either the emitter region 4 (Fig. 1) or the collector region 8 1 (Fig. 5) is of a material which switches from a high resistance to a low resistance state on application thereacross of a voltage above a threshold value, is operated with selectively applicable emitter-base and emitter-collector biases, the latter of which is on its own insufficient to cause the switch material to become conductive but the joint application of both of which causes the material to switch. In the non-conductive condition of the switch material a negligible emitter-collector current flows, whereas when the switch material is conductive a maximum emitter-collector current flows. If, after simultaneous application of both biases, the emitter-base bias alone is removed a significant emitter-collector current, generally of an intermediate value less than the maximum value referred to above, continues to flow, and this provides a logic circuit in which three distinct conditions may be detected. In the circuit of Fig. 5 these are detected by directly sensing the level of the collector current using two amplitude level sensing means, such as Schmidt trigger circuits, 40 1 , 42 1 , set to trigger respectively at the intermediate and maximum collector current levels. The outputs of circuits 40 1 , 42 1 are coupled to binary logic circuit 44 in turn coupled to indicating means 46. In the circuit of Fig. 1 level sensing means 40, 42 are set to detect the presence or absence of collector and base currents respectively, and the outputs thereof supply a binary logic circuit 44 to provide indication of the same three logic states as in the previous embodiment. Constructionally, the switch material 4 or 8 1 is preferably r.f.-sputtered on to a Si body containing the other two device regions, e.g. formed by epitaxy. The switch material may be of either "threshold" or "memory" types, and several suitable materials are disclosed. Reset mechanisms appropriate to the particular type of switch material are employed (i.e. simple interruption of the emitter-collector current for a "threshold" material, and application of a reset current pulse for a "memory" material).

20. 发明专利

JPS579517B2 JPS579517B2 - 失效
公开(公告)号：JPS579517B2
公开(公告)日：1982-02-22
申请号：JP4676174
申请日：1974-04-26
IPC分类号： H03F99/00 , H01L21/331 , H01L27/00 , H01L29/04 , H01L29/08 , H01L29/68 , H01L29/73 , H01L45/00
CPC分类号： H01L27/00 , H01L29/04 , H01L29/0895 , H01L29/685

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式