专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

EP3195363B1 METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE COMPRISING A THIN SEMICONDUCTOR WAFER 有权转让
标题翻译：制造包含薄半导体晶片的半导体器件的方法
公开(公告)号：EP3195363B1
公开(公告)日：2018-04-18
申请号：EP15766093.7
申请日：2015-09-11
申请人： ABB Schweiz AG
发明人： JANISCH, Wolfgang , DE VRIES, Atze , MATTHIAS, Sven
IPC分类号： H01L29/66 , H01L21/762 , H01L21/225 , H01L29/739 , H01L29/744 , H01L29/08 , H01L21/20
CPC分类号： H01L21/225 , H01L21/2007 , H01L21/2253 , H01L21/2256 , H01L21/283 , H01L21/673 , H01L21/76256 , H01L29/0834 , H01L29/0873 , H01L29/66333 , H01L29/66363 , H01L29/7395 , H01L29/744
摘要： A method for manufacturing a vertical power semiconductor device is provided, wherein a first impurity is provided at the first main side of a semiconductor wafer. A first oxide layer is formed on the first main side of the wafer, wherein the first oxide layer is partially doped with a second impurity in such way that any first portion of the first oxide layer which is doped with the second impurity is spaced away from the semiconductor wafer by a second portion of the first oxide layer which is not doped with the second impurity and which is disposed between the first portion of the first oxide layer and the first main side of the semiconductor wafer. Thereafter a carrier wafer is bonded to the first oxide layer. During front-end-of-line processing on the second main side of the semiconductor wafer, the second impurity is diffused from the first oxide layer into the semiconductor wafer from its first main side by heat generated during the front-end-of-line processing.

2. 发明公开

EP3175485A1 PHASE CONTROL THYRISTOR 审中-公开
标题翻译：相控THYRISTOR
公开(公告)号：EP3175485A1
公开(公告)日：2017-06-07
申请号：EP15744243.5
申请日：2015-07-31
申请人： ABB Schweiz AG
发明人： BELLINI, Marco , VOBECKY, Jan
IPC分类号： H01L29/74 , H01L29/08
CPC分类号： H01L29/7428 , H01L29/0839 , H01L29/66363 , H01L29/74
摘要： A thyristor, in particular a phase control thyristor, is disclosed with comprises: a) a semiconductor slab, in particular a semiconductor wave or die, in which a thyristor structure is formed, b) a cathode metallization formed on a cathode region on a cathode side surface of the semiconductor slab, c) a gate metallization formed on a gate region on the cathode side surface of the semiconductor slab, d) a plurality of N discrete emitter shorts, arranged at points Pi in the cathode region, said points having point locations xi, with iε{1; . . . ; N}, e) the points Pl defining a Delaunay triangulation comprising a plurality of triangles Tj with jε{1; . . . ; M), wherein f) for a first subset of triangles Tl with lεS1⊂{1; . . . ; M), g) with each triangle Tl being characterized by a geometric quantity having values qT,l with lεS1⊂{1; . . . ; M), said geometric quantity having a mean value μ, and i) a coefficient of variation of the values qT,l with lεS1 is smaller than 0.1, preferably smaller than 0.05, and/or ii) an absolute value of a skewedness of the geometric quantities qT,l with lεS1 is smaller than 5, preferably smaller than 1, and/or iii) a Kurtosis of the geometric quantities qT,l with lεS1 is smaller than 20, preferably smaller than 10, and h) for a second subset of triangles Tm with mεS2⊂S1, for which the respective geometric quantities qT,m with mεS2 deviate from the mean value by more than a predetermined amount, in particular by more than 30%, (1) a quotient of a standard deviation of the quantities qT,m with mεS2 and a mean squared value of the geometric quantity qT,l with lεS1 is less than 1 or less than 0.1, and/or a quotient of a number of triangles in the second subset and a number of triangles in the first subset is less than
摘要翻译：公开了晶闸管，特别是相控晶闸管，其包括：a）半导体板，特别是半导体晶片或晶片，其中形成晶闸管结构，b）在阴极上的阴极区上形成的阴极金属化层 c）在半导体板的阴极侧表面上的栅极区域上形成的栅极金属化层，d）在阴极区域中布置在点P处的多个N个分立发射极短路，所述具有点位置xi的点，即{1; ...; e）定义Delaunay三角剖分的点P，所述Delaunay三角剖分包括多个具有ye {1; ...; M），其中f）对于第一个三角形子集T / with / eSi_≡{1; ...; M），g），其中每个三角形T /由具有数值qjj的几何量表征，其中/ e Si_≡{1; ...; M），所述几何量具有平均值μ，并且i）具有/ e Si的值qjj的变化系数小于0.1，优选地小于0.05，和/或ii）所述几何量的偏斜的绝对值几何量qT，/与/ e Si小于5，优选小于1，和/或iii）几何量qr的峰度与/ e Si小于20，优选小于10，和/或 iv）对于第二子集的三角形Tm，其中S2≤Si，其中与S2的相对几何量qr，m与平均值相差超过预定量，特别是大于30％，（1）数量qj，m与我的S2的标准偏差和几何量qi的均方值，与/ e Si的商小于1，优选小于0.1，和/或（2）第二子集中的多个三角形的商和第一子集中的多个三角形的商小于1.0×10 -2，优选小于0.5× 10" 3。还公开了一种制造这种晶闸管的方法。

3. 发明公开

EP3070734A1 SILICON CARBIDE DEVICE 审中-公开
标题翻译： SILICIUMCARBID-BAUTEIL
公开(公告)号：EP3070734A1
公开(公告)日：2016-09-21
申请号：EP16167448.6
申请日：2012-10-23
申请人： Anvil Semiconductors Limited
发明人： WARD, Peter
IPC分类号： H01L21/02 , H01L29/66 , H01L29/739 , H01L29/74 , H01L29/16 , H01L29/04
CPC分类号： H01L21/02529 , H01L21/02381 , H01L21/02447 , H01L21/0262 , H01L21/02642 , H01L21/02645 , H01L21/3081 , H01L29/045 , H01L29/1608 , H01L29/66068 , H01L29/66363 , H01L29/7393 , H01L29/7395 , H01L29/74
摘要： A method comprisesproviding a monocrystalline silicon wafer (11) having a principal surface (17) which supports a masking layer (24), for example silicon dioxide or polycrystalline silicon, having windows (25) to expose corresponding regions of the silicon wafer, forming silicon carbide seed regions (30) on the exposed regions of the wafer, for example by forming carbon and converting the carbon into silicon carbide, and growing monocrystalline silicon carbide (31) on the silicon carbide seed regions. Thus, monocrystalline silicon carbide can be formed selectively on the silicon wafer which can help to avoid wafer bow.
摘要翻译：一种方法包括提供具有主表面（17）的单晶硅晶片（11），该主表面（17）支撑掩模层（24），例如二氧化硅或多晶硅，具有窗口（25）以暴露硅晶片的相应区域，形成硅碳化物种子区域（30），例如通过形成碳并将碳转化为碳化硅，以及在碳化硅种子区域上生长单晶碳化硅（31）。因此，可以在硅晶片上选择性地形成单晶碳化硅，这有助于避免晶片弓形。

4. 发明授权

EP1384269B1 MIS-HALBLEITERLEISTUNGSBAUELEMENT UND ENTSPRECHENDES HERSTELLUNGSVERFAHREN 有权
标题翻译： MIS半导体功率器件及相应方法
公开(公告)号：EP1384269B1
公开(公告)日：2012-12-26
申请号：EP02737772.0
申请日：2002-04-03
申请人： ROBERT BOSCH GMBH
发明人： PLIKAT, Robert , FEILER, Wolfgang
IPC分类号： H01L29/745 , H01L29/749 , H01L29/06 , H01L29/10 , H01L21/332
CPC分类号： H01L29/66363 , H01L29/0634 , H01L29/102 , H01L29/7455 , H01L29/749

5. 发明授权

EP1037286B1 Symmetrischer Thyristor mit verringerter Dicke und Herstellungsverfahren dafür 有权
标题翻译：具有其减小的厚度和制造方法对称晶闸管
公开(公告)号：EP1037286B1
公开(公告)日：2007-01-24
申请号：EP00104255.5
申请日：2000-03-01
申请人： Infineon Technologies AG
发明人： Schulze, Hans-Joachim, Dr. , Reznik, Daniel, Dr.
IPC分类号： H01L29/744 , H01L29/06 , H01L29/10
CPC分类号： H01L29/66363 , H01L29/74

6. 发明公开

EP1017093A1 Leistungshalbleiterelement und Verfahren zur Herstellung 有权
标题翻译： Leistungshalbleiterement和Verfahren zur Herstellung
公开(公告)号：EP1017093A1
公开(公告)日：2000-07-05
申请号：EP99811142.1
申请日：1999-12-13
申请人： ABB Semiconductors AG
发明人： Linder, Stefan, Dr.
IPC分类号： H01L21/332 , H01L21/331 , H01L29/74 , H01L29/739
CPC分类号： H01L29/66333 , H01L29/66363
摘要： In einem Verfahren zur Herstellung eines Halbleiterelementes (6) mit einer Kathode (3) und einer Anode (5) wird als Ausgangsmaterial ein relativ dicker Wafer (1) verwendet, in welchem als erster Schritt anodenseitig eine Stoppzone (21) eingebracht wird. Anschliessend wird er kathodenseitig behandelt, woraufhin die Dicke des Wafers (1) auf der der Kathode (3) entgegengesetzten Seite reduziert wird und in einem weiteren Schritt auf dieser Seite eine Anode (5) erzeugt wird. Es entsteht ein relativ dünnes Halbleiterelement, welches kostengünstig und ohne Epitaxie-Schichten herstellbar ist.
摘要翻译：通过在阴极侧处理，晶片薄化和阳极生产之前在晶片中形成停止区（21）的半导体器件生产是新的。具有阴极（3）和阳极（5）的半导体器件的制造包括将停止区域（21）引入晶片中，处理晶片的阴极侧，从晶片厚度的相反侧减小晶片厚度晶片并在相对侧产生阳极。对于具有与阳极相邻的阴极（3），阳极（5）和停止区（21）的半导体器件，还包括独立权利要求，所述阻挡区具有向阳极增加并被切断的掺杂分布在阳极。

7. 发明公开

EP0933807A3 Verfahren zur Herstellung eines Leistungshalbleiterbauelementes 有权
标题翻译：韦尔法罕zur Herstellung eines Leistungshalbleiterbauelementes
公开(公告)号：EP0933807A3
公开(公告)日：2000-01-26
申请号：EP98124404.9
申请日：1998-12-21
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Reznik, Daniel, Dr. , Schulze, Hans-Joachim, Dr. , Wolfgang, Eckhard
IPC分类号： H01L21/331 , H01L21/332
CPC分类号： H01L24/80 , H01L21/2007 , H01L29/66333 , H01L29/66348 , H01L29/66363 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01033 , H01L2924/01075 , H01L2924/12036 , H01L2924/1301 , H01L2924/1305 , H01L2924/13055 , H01L2924/00
摘要： Bauelementstrukturen zum Beispiel von IGBTs werden auf den Oberseiten zweier Substrate (1) hergestellt, die Substrate werden von der Rückseite (4) her gedünnt, und die Rückseiten der gedünnten Substrate werden nach dem Polieren durch Wafer-Bonding dauerhaft elektrisch leitend miteinander verbunden.
摘要翻译：该方法包括在导电掺杂半导体材料的两个基板（1）的每个表面上形成具有掺杂区域（2）的结构的一个步骤。在第二步骤中，基板从相对的表面变薄。在第三步中，这些表面永久地和导电地连接在一起。第三步骤可以使用晶片接合进行。第三步优选在低于350度的温度下进行。在第一步中，可以形成一个或多个IGBT或一个或多个GTO晶闸管的结构。

8. 发明公开

EP0926740A3 A transient voltage suppressor 审中-公开
标题翻译： Spannungen的瞬间
公开(公告)号：EP0926740A3
公开(公告)日：1999-08-25
申请号：EP98650089.0
申请日：1998-12-17
申请人： National University of Ireland, Cork
发明人： Murray, Anthony , Lane, William Alan , Walsh, Philip , Hayes, John
IPC分类号： H01L29/74
CPC分类号： H01L29/6609 , H01L29/66363 , H01L29/87
摘要： A breakover diode (1) has a vertical thyristor structure having an anode emitter layer (10), a base layer (11), a base layer (12), and a cathode emitter layer (13). The diode (1) also includes an auxiliary junction (J2 2 ) formed by lateral first and second regions 20 and 21 having p- and n+ doping respectively. The n+ region 21 has a high doping concentration so that the auxiliary junction (J2 2 ) breaksdown before other junctions in the vertical thyristor structure, thus allowing simple setting of diode parameters by fabricating in the lateral regions.
摘要翻译：分解二极管（1）具有垂直晶闸管结构，其具有阳极发射极层（10），基极层（11），基极层（12）和阴极发射极层（13）。二极管（1）还包括由分别具有p +和n +掺杂的横向第一和第二区域20和21形成的辅助结（J2 <2>）。 n +区域21具有高掺杂浓度，使得辅助结（J2 <2>）在垂直晶闸管结构中的其它结点之前分解，从而允许通过在横向区域中制造来简单地设置二极管参数。

9. 发明公开

EP0933807A2 Verfahren zur Herstellung eines Leistungshalbleiterbauelementes 有权
标题翻译：一种用于制造功率半导体组件的方法
公开(公告)号：EP0933807A2
公开(公告)日：1999-08-04
申请号：EP98124404.9
申请日：1998-12-21
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Reznik, Daniel, Dr. , Schulze, Hans-Joachim, Dr. , Wolfgang, Eckhard
IPC分类号： H01L21/331 , H01L21/332
CPC分类号： H01L24/80 , H01L21/2007 , H01L29/66333 , H01L29/66348 , H01L29/66363 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01033 , H01L2924/01075 , H01L2924/12036 , H01L2924/1301 , H01L2924/1305 , H01L2924/13055 , H01L2924/00
摘要： Bauelementstrukturen zum Beispiel von IGBTs werden auf den Oberseiten zweier Substrate (1) hergestellt, die Substrate werden von der Rückseite (4) her gedünnt, und die Rückseiten der gedünnten Substrate werden nach dem Polieren durch Wafer-Bonding dauerhaft elektrisch leitend miteinander verbunden.
摘要翻译：部件的结构，例如，是在两个基板（1）的顶侧产生的IGBT，所述基片从背衬（4）减薄的衬底的所述和背面接合抛光之后通过晶片键合永久性地导电地彼此变薄。

10. 发明公开

EP0777910A4 PROCESS FOR MANUFACTURE OF MOS GATED DEVICE WITH REDUCED MASK COUNT 失效
标题翻译：用于生产MOS控制的元件与数量减少MASK
公开(公告)号：EP0777910A4
公开(公告)日：1998-10-07
申请号：EP95929600
申请日：1995-08-17
申请人： INT RECTIFIER CORP
发明人： KINZER DANIEL M
IPC分类号： H01L21/28 , H01L21/265 , H01L21/332 , H01L21/336 , H01L21/768 , H01L29/10 , H01L29/41 , H01L29/417 , H01L29/739 , H01L29/744 , H01L29/749 , H01L29/78
CPC分类号： H01L29/66727 , H01L29/1095 , H01L29/41716 , H01L29/41766 , H01L29/66363 , H01L29/7396 , H01L29/7802
摘要： A reduced mask process for forming a MOS gated device such as a power MOSFET uses a first mask (33) to sequentially form a cell body (50) and a source region (51) within the cell body (50), and a second mask step to form, by a silicon etch, a central opening (80,81) in the silicon surface at each cell and to subsequently undercut the oxide (60) surrounding the central opening (80,81). A contact layer (84) then fills the openings (80,81) of each cell to connect together the body (50) and source regions (51). Only one critical mask alignment step is used in the process.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式