专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP2503448A1 FIFO BUFFER AND METHOD OF CONTROLLING FIFO BUFFER 审中-公开
标题翻译： FIFO-PUFFER UND VERFAHREN ZUR STEUERUNG EINES FIFO-PUFFERS
公开(公告)号：EP2503448A1
公开(公告)日：2012-09-26
申请号：EP09851289.0
申请日：2009-11-16
申请人： Fujitsu Limited
发明人： TANEDA, Masahiro
IPC分类号： G06F5/12
CPC分类号： G06F5/16
摘要： A first-in first-out buffer (1) includes: a packet storage buffer (10) capable of writing and reading data within one cycle by combining a plurality of memories, each memory performing any one of writing and reading of data within one cycle; a bank switch (17) that outputs a W_bank signal indicating a memory included in the packet storage buffer (10), the memory being capable of writing data; a packet writing control circuit (15) that performs writing control of data to be written to the memory indicated by the W_bank signal when the data to be written is inputted; and a packet writing beginning bank holding FIFO queue (19) that, in accordance with a queue writing signal "1" from the packet writing control circuit (15), holds the W_bank signal that is outputted from the bank switch (17) and indicates the memory in which head data of the data to be written is written.
摘要翻译：先进先出缓冲器（1）包括：能够通过组合多个存储器在一个周期内写入和读取数据的分组存储缓冲器（10），每个存储器执行在一个周期内的数据写入和读取中的任何一个 ; 输出指示包含在分组存储缓冲器（10）中的存储器的W_bank信号的存储体开关（17），所述存储器能够写入数据; 分组写入控制电路（15），当要写入的数据被输入时，执行写入由W_bank信号指示的存储器的数据的写入控制; 以及根据来自分组写入控制电路（15）的队列写入信号“1”保存从组开关（17）输出的W_bank信号并指示写入要写入的数据的头数据的存储器。

2. 发明公开

EP2192495A1 Verfahren zur Bearbeitung von Daten mittels Dreifach-Pufferung 审中-公开
标题翻译：维尔法恩·贝尔贝登·冯·戴滕·戴尔（Dreifach-Pufferung）
公开(公告)号：EP2192495A1
公开(公告)日：2010-06-02
申请号：EP08305796.8
申请日：2008-11-11
申请人： Thomson Licensing
发明人： Hütter, Ingo
IPC分类号： G06F13/16 , G06F5/16
CPC分类号： G06F5/16
摘要： Die vorliegende Erfindung betrifft ein Verfahren zur Bearbeitung von Daten. Ein zu bearbeitender Datenblock wird in einem ersten Zeitintervall (t1, t2, t3, ...) in einen Speicherbereich (A, B, C) geschrieben. In einem zweiten Zeitintervall (t2, t3, t4, ...) wird der Datenblock im gleichen Speicherbereich (A, B, C) bearbeitet. Der bearbeitete Datenblock wird in einem dritten Zeitintervall (t3, t4, t5, ...) aus dem gleichen Speicherbereich (A, B, C) zurückgesendet.
摘要翻译：该方法包括在一段时间内将要处理的数据块写入存储区（31）。数据块在另一个时间间隔内在存储器区域中进行处理，并且处理的数据块在第三时间间隔内从存储区传送。存储器（3）中的三个存储区域被分组以形成一组存储区域（32），其中存储区域组用于该方法。组中的一个存储区域分别用于在每个时间间隔内接收，处理和传输数据。

3. 发明公开

EP1150450A2 Synchronizer 有权
标题翻译： Synchronisierer
公开(公告)号：EP1150450A2
公开(公告)日：2001-10-31
申请号：EP01303793.2
申请日：2001-04-26
申请人： Hewlett-Packard Company
发明人： Lo, Karen
IPC分类号： H04L7/02 , G06F1/12
CPC分类号： G06F5/16 , H04L7/02
摘要： A highly reliable synchronizer providing excellent synchronization without using complicated PLL or DLL circuitry, which is simple to test, which is easily adaptable to systems which use bit-sliced data, and which does not require large chip area includes a first stage, a data capture circuit (120), preferably comprised of pair of master-slave flip-flops (122a, 122b), that is electrically coupled to a second stage, a data selection circuit (134a, 134b) that preferably includes a FIFO comprised of N transparent latches that are electrically coupled to a multiplexer. The lack of complexity of the synchronizer design makes it smaller, faster, easier to test, and less prone to design error and manufacturing limits.
摘要翻译：高度可靠的同步器，无需使用复杂的PLL或DLL电路即可实现优异的同步，这是易于测试的，它易于适用于使用位分片数据的系统，不需要大芯片面积的系统包括第一阶段，数据采集电路（120），优选地包括电耦合到第二级的一对主从触发器（122a，122b），数据选择电路（134a，134b），其优选地包括由N个透明锁存器电耦合到多路复用器。同步器设计的缺乏复杂性使其更小，更快，更易于测试，并且不太容易出现设计错误和制造限制。

4. 发明授权

EP0416281B1 Data buffer 失效
标题翻译：数据缓冲区
公开(公告)号：EP0416281B1
公开(公告)日：1998-06-10
申请号：EP90114652.2
申请日：1990-07-31
申请人： International Business Machines Corporation
发明人： Dieffenderfer, James Norris , Kalla, Ronald Nick
IPC分类号： G06F5/06
CPC分类号： G06F5/16

5. 发明公开

EP0698999A2 Video server system 失效
标题翻译： Videoserversystem
公开(公告)号：EP0698999A2
公开(公告)日：1996-02-28
申请号：EP95304017.7
申请日：1995-06-09
申请人： Hewlett-Packard Company
发明人： Youden, John J. , Kovalick, Albert W. , Adams, Christopher R. , Jensen, James E. , Santos, Kari , Siccardo, Paolo L. , Coggins, David John , Thapar, Manu
IPC分类号： H04N7/173 , G06F5/06
CPC分类号： G06F5/16 , H04N7/17336 , H04N21/2312 , H04N21/2318 , H04N21/23805 , H04N21/2381 , H04N21/2387 , H04N21/47202 , H04N21/6587
摘要： A video server (10) for providing Video-On-Demand is disclosed. A plurality of data sources (100) are coupled individually to a first and second bi-directional data/instruction switch (70 & 80). The first switch is additionally coupled to a data storage system (90) and the second switch is coupled to a network interface. A real time controller (60) is coupled to the data sources (100) and the switches (70 & 80) and can couple any part of the data storage system (90) to any selected data source (100) and any given network channel to any selected data source. A control system (50) coupled to the real time controller (60) and the second switch provides support services to the real time controller and acts as a gateway to third party services and products. The data storage system (90) is largely comprised of disk drive arrays (92). Video data is striped across the individual arrays (92), each video data program that a user requests being striped across one array. Each array provides video data to many users through the data sources (100). The video server (10) is tolerant of individual failures in the data storage system (90) and among the data sources (100), as operating portions of the data storage system (90) and spare data sources (100) can be rapidly switched to substitute for failed units. The server (10) can also be readily expanded and provides a user experience similar to that of a video cassette recorder.
摘要翻译：公开了一种用于提供视频点播的视频服务器（10）。多个数据源（100）分别耦合到第一和第二双向数据/指令开关（70和80）。第一开关另外耦合到数据存储系统（90），并且第二开关耦合到网络接口。实时控制器（60）耦合到数据源（100）和开关（70和80），并且可将数据存储系统（90）的任何部分耦合到任何选择的数据源（100）和任何给定的网络信道到任何选定的数据源。耦合到实时控制器（60）和第二交换机的控制系统（50）向实时控制器提供支持服务，并充当到第三方服务和产品的网关。数据存储系统（90）主要由磁盘驱动器阵列（92）组成。视频数据在各个阵列（92）之间进行条带化，用户请求的每个视频数据程序都跨越一个阵列进行条带化。每个阵列通过数据源（100）向许多用户提供视频数据。视频服务器（10）能容忍数据存储系统（90）和数据源（100）中的单独故障，因为数据存储系统（90）和备用数据源（100）的操作部分可以快速切换替代失败的单位。服务器（10）也可以容易地扩展并提供与盒式磁带录像机相似的用户体验。

6. 发明授权

EP0433520B1 Elastic configurable buffer for buffering asynchronous data 失效
标题翻译：用于缓冲异步数据弹性可配置缓冲存储器
公开(公告)号：EP0433520B1
公开(公告)日：1996-02-14
申请号：EP89480187.7
申请日：1989-12-22
申请人： International Business Machines Corporation
发明人： Munier, Jean-Marie , Pauporté, André , Poiraud, Clément
IPC分类号： G06F5/06
CPC分类号： G06F5/16 , G06F13/4059 , G06F2205/063

7. 发明公开

EP0530363A4 DEVICE FOR TRANSMITTING A SYNCHRONOUS DATA 失效
标题翻译：用于传输同步数据的设备
公开(公告)号：EP0530363A4
公开(公告)日：1995-11-08
申请号：EP91920973
申请日：1991-05-14
申请人： KOMATSU MFG CO LTD
发明人： TAKEBE MAKOTO KABUSHIKI KAISHA
IPC分类号： G06F15/167 , G06F5/16 , G06F13/38 , G06F13/40
CPC分类号： G06F5/16 , G06F13/385 , G06F13/405

8. 发明授权

EP0401340B1 METHOD AND APPARATUS FOR HANDLING HIGH SPEED DATA 失效
标题翻译：方法和设备数据的高速地处理。
公开(公告)号：EP0401340B1
公开(公告)日：1994-06-29
申请号：EP90900577.9
申请日：1989-12-07
申请人： EASTMAN KODAK COMPANY
发明人： VAN NOSTRAND, Scott, Lance
IPC分类号： G11C7/00 , G11C8/00 , G06F12/00
CPC分类号： G06F5/16 , G09G5/393 , G09G5/399 , G09G2352/00 , G11C7/10 , G11C7/1075 , G11C8/12
摘要： A method and apparatus are disclosed for the handling of high speed data. In one mode of operation, the data is routed to a plurality of memory arrays (12, 14, 16, 18). In order to provide for the handling of a continuous stream of data at a high rate of speed, memory arrays (12, 14, 16, 18) are arranged in two banks (A, B). Within each bank (A, B) are groups (20, 22) of memory arrays connected in series. A control circuit (30) is provided to direct even data to one group (20, 22) of memory arrays within a bank (A, B) and odd data to another group (20, 22) within that bank (A, B), and to switch the data stream between banks (A, B) such that there is no interruption in the acquisition of data.

9. 发明授权

EP0292287B1 Asynchronous communication systems 失效
标题翻译：异步传输系统。
公开(公告)号：EP0292287B1
公开(公告)日：1994-06-29
申请号：EP88304547.8
申请日：1988-05-19
申请人： BRITISH AEROSPACE PUBLIC LIMITED COMPANY
发明人： Simpson, Hugo Rowton c/o Dynamics Division
IPC分类号： G06F5/06 , G06F13/16 , G06F15/16 , G06F13/42
CPC分类号： G06F5/16 , G06F9/544

10. 发明公开

EP0421627A3 Memory device 失效
标题翻译：内存设备
公开(公告)号：EP0421627A3
公开(公告)日：1993-12-29
申请号：EP90310138.4
申请日：1990-09-17
申请人： ADVANCED MICRO DEVICES, INC.
发明人： Wyland, David C.
IPC分类号： G06F13/28 , G06F12/02 , G06F5/06
CPC分类号： G06F5/16 , G06F5/10 , G06F7/62
摘要： A high speed dual-port burst access memory (BAM) is disclosed that is capable of operating in both a burst access mode and random access mode simultaneously. The architecture of the high speed BAM permits random or burst access read or write operations on one port while simultaneously supporting sequential reading or writing in a burst or random mode of operation on a second port. Burst access can also be stopped and restarted for any number of clock cycles independently at each port. The BAM can also be configured as a high speed FIFO.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式