专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

EP0632625B1 Programmable high performance data communication adapter for high speed packet transmission networks 失效
标题翻译：用于高速分组传输网络可编程高性能数据通信接口
公开(公告)号：EP0632625B1
公开(公告)日：1996-10-30
申请号：EP93480087.1
申请日：1993-06-30
申请人： International Business Machines Corporation
发明人： Galand, Claude , Mauduit, Daniel , Pauporte, André , Spagnol, Victor , Lebizay, Gérald , Munier, Jean-Marie , Saint-Georges, Eric
IPC分类号： H04L29/06
CPC分类号： H04L29/06

2. 发明授权

EP0112426B1 Système de synchronisation pour réseau de communication multiplex en boucle fermée 失效
标题翻译：用于多路复用通信网络的同步系统
公开(公告)号：EP0112426B1
公开(公告)日：1987-03-11
申请号：EP82430043.8
申请日：1982-12-28
申请人： International Business Machines Corporation , Compagnie IBM FRANCE
发明人： Amboise, Modeste , Demange, Michel , Lebizay, Gérard , Munier, Jean-Marie , Peyronnenc, Michel Henri Paul
IPC分类号： H04L11/16 , H04J3/06 , H04L7/00 , H04Q11/04
CPC分类号： H04J3/0629 , H04J3/0626 , H04L12/422 , H04Q11/04

3. 发明公开

EP0112426A1 Système de synchronisation pour réseau de communication multiplex en boucle fermée 失效
标题翻译：同步系统用于与复用的环状的连接网络。
公开(公告)号：EP0112426A1
公开(公告)日：1984-07-04
申请号：EP82430043.8
申请日：1982-12-28
申请人： International Business Machines Corporation , Compagnie IBM FRANCE
发明人： Amboise, Modeste , Demange, Michel , Lebizay, Gérard , Munier, Jean-Marie , Peyronnenc, Michel Henri Paul
IPC分类号： H04L11/16 , H04J3/06 , H04L7/00 , H04Q11/04
CPC分类号： H04J3/0629 , H04J3/0626 , H04L12/422 , H04Q11/04
摘要： Le contenu des voies temporelles entrantes sur la liaison en boucle (10LO, 10HI) est emmagasiné dans une mémoire (173) à l'adresse fournie par un compteur d'adresse d'entrée (IAC) commandé par un signal de chronologie reçu (2MCR). La mémoire est lue sous le contrôle d'un compteur d'adresse de sortie (OAC) commandé par un signal de chronologie transmis (2MCT). Chaque intervalle de temps est divisé en une période de lecture et deux périodes d'écriture. Des moyens (186) sélectionnent celle des deux périodes d'écriture qui doit être utilisée en fonction de la relation de phase entre les signaux de chronologie reçu et transmis. Les unités connectées en série par la liaison en boucle reçoivent un signal de chronologie circulant sur une boucle de chronologie (15) qui est fermée par un dispositif de chronologie maître (13). Des dispositifs de chronologie esclaves (18) insérés dans la boucle de chronologie regénè- rent le signal de chronologie qui y circule et en assure la vérification.

4. 发明授权

EP0374338B1 Shared intelligent memory for the interconnection of distributed micro processors 失效
标题翻译：常见的智能存储分布式微处理器的互连。
公开(公告)号：EP0374338B1
公开(公告)日：1995-02-22
申请号：EP88480102.8
申请日：1988-12-23
申请人： International Business Machines Corporation
发明人： Basso, Claude , Pauporte, André , Lebizay, Gérald , Poiraud, Clément , Munier, Jean-Marie
IPC分类号： G06F9/46 , G06F13/16
CPC分类号： G06F9/544 , G06F9/546 , G06F13/1652 , G06F13/1663

5. 发明公开

EP0551789A1 Apparatus for recovering lost buffers in a data processing system 失效
标题翻译： Einrichtung zur Wiedergewinnung von Puffern in einem Datenverarbeitungssystem。
公开(公告)号：EP0551789A1
公开(公告)日：1993-07-21
申请号：EP92480009.7
申请日：1992-01-17
申请人： International Business Machines Corporation
发明人： Chevalier, Denis , Calvignac, Jean , Munier, Jean-Marie , Naudin, Bernard , Duault, Maurice
IPC分类号： G06F15/16 , G06F5/06
CPC分类号： G06F15/167 , G06F5/06 , G06F2205/064
摘要： The apparatus is used for recovering buffers in a data processing system comprising a memory divided into a plurality of buffers provided with buffer control blocks, by means of which source and destination users exchange information. A buffer management circuit (26) is responsive to requests from users for allocating buffers to source users in order said source users store the information to be sent to the destination users and building buffer queues and for dequeueing buffers from said queues to send the information contained therein to the destination users and releasing the buffers afterwards. A time register (TMR-40) is settable to n different values in a predetermined order. The value of said time register is changed at the expiration of a time period P. Each time a buffer is allocated to one user the current value of the time register is written into a time mark field of the buffer control block, and a state field is set to a first value (leased). When the buffer is released the state field is set to a second value (released). The contents of the buffer control blocks are read at regular times t distant from P, and the state field of every buffer control block is tested to determine whether it is set to the second value and if not the time mark field is compared with the value the time mark register had at the time t-xP, where x is a number such as 1
摘要翻译：该装置用于在数据处理系统中恢复缓冲器，该数据处理系统包括分配有缓冲器控制块的多个缓冲器的存储器，借助于该缓冲器控制块，源和目的地用户交换信息。缓冲器管理电路（26）响应于用户向源用户分配缓冲器的请求，以便所述源用户存储要发送到目的地用户的信息并构建缓冲器队列，并且用于从所述队列发出包含的信息的缓冲区到目的地用户，然后释放缓冲区。时间寄存器（TMR-40）可以按预定顺序设置为n个不同的值。所述时间寄存器的值在时间周期P期满时改变。每当向一个用户分配缓冲器时，时间寄存器的当前值被写入缓冲器控制块的时间标记字段，并且状态字段被设置为第一个值（租用）。当释放缓冲区时，状态字段被设置为第二个值（释放）。缓冲器控制块的内容在远离P的规则时间t读取，并且每个缓冲器控制块的状态字段被测试以确定是否被设置为第二值，并且如果不是将时间标记字段与值时间标记寄存器在时间t-xP处，其中x是诸如1

6. 发明授权

EP0166062B1 Dispositif d'arbitrage d'accès à une ressource partagée 失效
标题翻译：用于获取共享资源的仲裁设备
公开(公告)号：EP0166062B1
公开(公告)日：1989-10-25
申请号：EP84430024.4
申请日：1984-06-29
申请人： International Business Machines Corporation , Compagnie IBM FRANCE
发明人： Ballatore, Daniel , Huon, Simon , Munier, Jean-Marie
IPC分类号： G06F13/36
CPC分类号： G06F13/378

7. 发明公开

EP0166062A1 Dispositif d'arbitrage d'accès à une ressource partagée 失效
标题翻译： Arbitervorrichtung访问使用共享资源按比例的基础上。
公开(公告)号：EP0166062A1
公开(公告)日：1986-01-02
申请号：EP84430024.4
申请日：1984-06-29
申请人： International Business Machines Corporation , Compagnie IBM FRANCE
发明人： Ballatore, Daniel , Huon, Simon , Munier, Jean-Marie
IPC分类号： G06F13/36
CPC分类号： G06F13/378
摘要： Lorsque le bus commun (10) est libre, les sorties P10, P20;.., PN des processeurs PROC 1 à PROC N sont à un niveau bas, et les signaux 01, Q2;.., QN sont à un niveau haut. Lorsque le processeur PROC 1 veut accéder au bus (10), il demande cet accès en faisant passer sa sortie P10 au niveau haut ce qui fait passer le signal Q1 au niveau bas et les signaux Q2 à ON au niveau haut. Le signal Q1 au niveau bas indique au processeur PROC 1 qu'il a accès au bus commun. Le niveau haut des signaux Q2-QN interdit l'accès du bus aux autres processeurs tant que le bus est occupé. Si PROC 2 et PROC 3 demandent l'accès au bus alors que celui-ci est occupé, seule la bascule L2 associée au processeur PROC 2 dont la priorité est supérieure à celle du PROC 3 sera restaurée à la libération du bus, et l'accès au bus commun sera autorisé au processeur PROC 2. En supprimant les bascules L1-LN et en modifiant légèrement le dispositif, on obtient un dispositif d'arbitrage simple sans priorités.

8. 发明授权

EP0433520B1 Elastic configurable buffer for buffering asynchronous data 失效
标题翻译：用于缓冲异步数据弹性可配置缓冲存储器
公开(公告)号：EP0433520B1
公开(公告)日：1996-02-14
申请号：EP89480187.7
申请日：1989-12-22
申请人： International Business Machines Corporation
发明人： Munier, Jean-Marie , Pauporté, André , Poiraud, Clément
IPC分类号： G06F5/06
CPC分类号： G06F5/16 , G06F13/4059 , G06F2205/063

9. 发明公开

EP0505651A1 Mechanism for controlling the resources of a distributed information processing system 失效
标题翻译： Vorrichtung zum Steuern von Betriebsmitteln eines verteilten Informationsverarbeitungssystems。
公开(公告)号：EP0505651A1
公开(公告)日：1992-09-30
申请号：EP91480051.1
申请日：1991-03-29
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人： Brezzo, Bernard , Calvignac, Jean-Louis , Munier, Jean-Marie , Naudin, Bernard, "les Provencales" , Robbe, Jean-Claude
IPC分类号： G06F13/40 , G06F13/38
CPC分类号： G06F13/4004 , G06F13/385 , G06F13/4031
摘要： A data processing system includes data processing adapters (2) for controlling the data transfers between end systems (1) and a memory through contention type busses (7 and 11) and a control processor connected to the system bus (7) for through a coupler (8) for controlling the physical resources such as registers or memories of the whole data processing system. A control operation is initiated by the control processor which presents on its processor bus (14) a control operation to be executed in a destination unit which can be the coupler, a selected data processing adapter or a selected end system. Each unit is provided with a control operation interface dedicated to the processing of the control operation or its forwarding toward the destination unit and the preparation of a response to the control operation in the destination unit and the propagation of the response toward the coupler, so as to minimize the bus occupancy times.
摘要翻译：数据处理系统包括用于通过竞争型总线（7和11）控制终端系统（1）和存储器之间的数据传输的数据处理适配器（2）和连接到系统总线（7）的控制处理器，用于通过耦合器（8），用于控制诸如整个数据处理系统的寄存器或存储器的物理资源。由控制处理器启动控制操作，控制处理器在其处理器总线（14）上呈现要在可以是耦合器，所选数据处理适配器或选定端系统的目的地单元中执行的控制操作。每个单元设置有专用于处理控制操作或其向目的地单元的转发的控制操作界面以及对目的地单元中的控制操作的响应的准备以及响应朝向耦合器的传播，从而以最小化公交车的占用时间。

10. 发明授权

EP0288648B1 Adapter bus switch for improving the availability of a control unit 失效
标题翻译：适配器总线开关，用于提高控制单元的可用性
公开(公告)号：EP0288648B1
公开(公告)日：1992-07-08
申请号：EP87430011.4
申请日：1987-04-22
申请人： International Business Machines Corporation
发明人： Austruy, Pierre , Munier, Jean-Marie , Poret, Michel
IPC分类号： G06F11/20
CPC分类号： G06F11/2007 , G06F11/2005 , G06F11/2017

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式