专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP2727133A1 METHOD FOR MANUFACTURING A THICK EPITAXIAL LAYER OF GALLIUM NITRIDE ON A SILICON OR SIMILAR SUBSTRATE AND LAYER OBTAINED USING SAID METHOD 有权转让
标题翻译： METHOD FOR PRODUCING氮化镓的厚层外延在硅衬底或其他类似工具用此工艺生产的LAYER
公开(公告)号：EP2727133A1
公开(公告)日：2014-05-07
申请号：EP12730957.3
申请日：2012-06-28
申请人： Soitec , OMMIC , Centre National de la Recherche Scientifique (CNRS)
发明人： SCHENK, David , BAVARD, Alexis , CORDIER, Yvon , FRAYSSINET, Eric , KENNARD, Mark , RONDI, Daniel
IPC分类号： H01L21/02 , H01L21/20 , C30B25/02 , H01L29/872 , C30B29/38
CPC分类号： H01L21/0254 , B82Y20/00 , C30B25/183 , C30B29/406 , H01L21/02378 , H01L21/02381 , H01L21/02458 , H01L21/02505 , H01L21/02636 , H01L29/2003 , H01L29/7786 , H01L29/872 , H01L33/007 , H01S5/2009 , H01S5/305 , H01S5/3063 , H01S5/3216 , H01S5/34333
摘要： The invention relates to a method for manufacturing, by means of epitaxy, a monocrystalline layer (3; 3', 3") of GaN on a substrate (1) wherein the coefficient of thermal expansion is less than the coefficient of thermal expansion of GaN, comprising the following steps: (b) three-dimensional epitaxial growth of a layer (3a) of GaN relaxed at the epitaxial temperature, (c1) growth of an intermediate layer (4a) of B
w Al
x Ga
y ln
z N, (c2) growth of a layer (3b) of B
w Al
x Ga
y ln
z N, (c3) growth of an intermediate layer (4b) of B
w Al
x Ga
y ln
z N, at least one of the layers (3b, 4a, 4b) formed in steps (c1) to (c3) being an at least ternary III-N alloy comprising aluminium and gallium, (d) growth of said layer (3; 3', 3") of GaN.

2. 发明授权

EP1198830B1 PROCESS OF MANUFACTURING A SEMICONDUCTOR DEVICE INCLUDING A BURIED CHANNEL FIELD EFFECT TRANSISTOR 有权
标题翻译：法用于制造半导体装置，其具有场效应晶体管掩埋沟道
公开(公告)号：EP1198830B1
公开(公告)日：2008-11-05
申请号：EP01901153.5
申请日：2001-01-15
申请人： OMMIC
发明人： OSZUSTOWICZ, Jean-Luc
IPC分类号： H01L21/335 , H01L21/28
CPC分类号： H01L29/66462 , H01L21/28587 , H01L29/42316
摘要： A process of manufacturing a semiconductor device including a buried channel field effect transistor comprising, for realizing said field effect transistor, steps of forming a stacked arrangement of semiconductor layers on a substrate including an active layer (3), forming a recess in said active layer, referred to as gate recess (A4), for constituting a channel between source and drain electrodes, and forming a submicronic gate electrode (G) which is in contact with the active layer (3) in said gate recess (A4), wherein : the gate recess width (Wri) and the gate length (LGo) are manufactured with predetermined respective values, in order that the access region, defined between the gate (G) and the gate recess edge (31), has an access region width (2Δo), derived from said predetermined values (Wri, LGo), which is sufficiently small to permit the transistor of functioning according to saturation current characteristics having continuous slopes.

3. 发明公开

EP3844807A1 PROCÉDÉ DE SÉPARATION D'UNE PLAQUE EN COMPOSANTS INDIVIDUELS 审中-实审
公开(公告)号：EP3844807A1
公开(公告)日：2021-07-07
申请号：EP19779058.7
申请日：2019-08-23
申请人： OMMIC
发明人： FRIJLINK, Peter
IPC分类号： H01L21/78 , H01L21/683

4. 发明公开

EP2157613A1 Procédé d'intégration monolithique de RITD pseudomorphique et de transistor à base de matériaux III-V 有权
标题翻译： Monolithisches Integrationsverfahren von pseudomorphen resonanceen Tunneldioden（RITD）und Transistor auf der Basis von III-V-Materialien
公开(公告)号：EP2157613A1
公开(公告)日：2010-02-24
申请号：EP08290791.6
申请日：2008-08-20
申请人： OMMIC
发明人： Maher, Hassan
IPC分类号： H01L29/778 , H01L29/88 , H01L21/20 , H01L27/06
CPC分类号： H01L29/882 , H01L21/02395 , H01L21/02463 , H01L21/0251 , H01L21/02546 , H01L21/02549 , H01L29/08 , H01L29/20 , H01L29/205 , H01L29/778
摘要： Structure semi-conductrice en couches superposées pour réalisation de circuit intégré comprenant dans l'ordre d'empilage :
- une couche support (3) composée d'un matériau semi-conducteur III-V présentant un premier paramètre de maille,
- une couche dopée N (5) composée d'un matériau semi-conducteur III-V présentant un deuxième paramètre de maille différent du premier paramètre de maille,
- une couche dopée P (6) composée d'un matériau semi-conducteur III-V tel que la couche dopée N (5) et la couche dopée P (6) forme une hétérojonction de type II apte à la réalisation d'une diode à effet tunnel à résonance inter bande, RITD, comprenant encore, entre la couche support (3) et la couche dopée N (5), une couche graduelle (4) composée d'un matériau semi-conducteur III-V dont la composition stoechiométrique varie graduellement en fonction de l'épaisseur de ladite couche graduelle (4) afin de présenter un paramètre de maille variant graduellement.
Application à l'intégration monolithique de diode RITD InAS/GaAsSb sur substrat InP.
摘要翻译：具有重叠层的半导体结构包括支撑层（3），即由具有第一网孔参数的半导体III-V材料构成的衬底（1），由（III）组成的负极（N）掺杂层（5）具有第二网格参数的V材料，由半导体III-V材料构成的正（P）掺杂层（6）和放置在支撑层和N掺杂层之间的渐变层（4），其由半导体III-V材料的化学计量组成随渐层的厚度而逐渐变化。具有重叠层的半导体结构包括支撑层（3），即由具有第一网孔参数的半导体III-V材料构成的衬底（1），由（III）组成的负极（N）掺杂层（5）具有第二网格参数的V材料，由半导体III-V材料构成的正（P）掺杂层（6）和放置在支撑层和N掺杂层之间的渐变层（4），其由半导体III-V材料，其化学计量组成随渐层的厚度而逐渐变化，以产生等于第一和第二参数的网格参数。 P掺杂层形成II型异质结。该结构还包括上半导体层。

5. 发明授权

EP2157613B1 Procédé d'intégration monolithique de RITD pseudomorphique et de transistor à base de matériaux III-V 有权
公开(公告)号：EP2157613B1
公开(公告)日：2019-10-09
申请号：EP08290791.6
申请日：2008-08-20
申请人： OMMIC
发明人： Maher, Hassan
IPC分类号： H01L29/88 , H01L29/778 , H01L27/06 , H01L29/205 , H01L29/08 , H01L29/20 , H01L21/20 , H01L21/02

6. 发明公开

EP3117465A1 TRANSISTOR A EFFET DE CHAMP ET A HETEROJONCTION. 有权
标题翻译： FELDEFFEKTTRANSISTOR MITHETEROÜBERGANG
公开(公告)号：EP3117465A1
公开(公告)日：2017-01-18
申请号：EP15717017.6
申请日：2015-03-10
申请人： OMMIC
发明人： FRIJLINK, Peter
IPC分类号： H01L29/778 , H01L21/338 , H01L29/207 , H01L29/08 , H01L29/20
CPC分类号： H01L29/7783 , H01L21/0254 , H01L21/02609 , H01L21/0262 , H01L29/04 , H01L29/0843 , H01L29/2003 , H01L29/207 , H01L29/66462
摘要： The invention relates to a method for manufacturing a heterojunction field-effect transistor. Said transistor includes a semiconductor structure made of stacked layers. Said method includes: providing a buffer layer (2), a channel layer (3), and a barrier layer (4) on a substrate layer (1), which are all produced with Ga
(1-p-q) Al
(p) In
(q) N hexagonal crystal materials; forming an opening in a dielectric masking layer (5) deposited on the barrier layer; growing, using high-temperature epitaxy, a Germanium-doped Ga
(1-X'-y') Al
(X') In
(y') N hexagonal crystal semiconductor material (6, 6') on a growth area defined by the opening formed in the masking layer; and depositing a source or drain contact electrode (15, 16) onto the material, thus deposited via epitaxy, and depositing a gate electrode (13) at a location outside the growth area.
摘要翻译：一种制造异质结场效应晶体管的方法，该晶体管包括由叠层组成的半导体结构，包括：在衬底层（1）上设置缓冲层（2），沟道层（3）和阻挡层（4），这些层由具有Ga（1-pq）Al（p）In（q）N型六方晶系结构的材料制成; 在沉积在所述阻挡层上的电介质掩模层（5）中形成开口; 通过高温外延生长具有六方晶体结构的半导体材料（6,6'），即掺杂有锗的Ga（1-x'-y'）Al（x'）In（y'）N，在由形成在掩模层中的开口限定的生长区; 以及通过外延沉积在这样沉积的材料上的源极或漏极接触电极（15,16）以及在生长区外部的位置处的栅电极（13）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式