专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明公开

EP0425957A2 Method of manufacturing a semiconductor device involving a step of patterning an insulating layer 失效
标题翻译：制造使用Isolierschichtätzen的步骤的半导体器件的方法。
公开(公告)号：EP0425957A2
公开(公告)日：1991-05-08
申请号：EP90120205.1
申请日：1990-10-22
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Tsuji, Hitoshi, c/o Intellectual Property Division
IPC分类号： H01L21/027 , H01L21/28 , H01L21/311
CPC分类号： H01L29/66863 , H01L21/0272 , H01L21/28581 , H01L21/28587 , H01L21/31144 , H01L29/66462
摘要： A method of manufacturing a semiconductor device comprising the steps of forming a first insulating layer (2) on a semiconductor substrate (1), forming a resist film (3) sensitive to electron beams on the first insulating layer (2), applying electron beams onto a predetermined region of the resist film (3), removing unnecessary portions of the resist film (3) by using a developer, thereby forming a remaining pattern resist film (3), forming a second insulat-ing layer (4) on the entire region of the first insulating layer (2) and the remaining pattern resist film (3), simultane-ously removing the remaining pattern resist film (3) and the second insulating layer (4) which is formed thereon, thereby forming an opening of a predetermined pattern on the second insulating layer (4), and etching the first insulat-ing layer (2) through the opening, using the second insulation layer (4) as a mask, thereby causing a predetermined region of the semiconductor substrate (1) to be exposed.
摘要翻译：一种制造半导体器件，包括：形成第一绝缘层（2）上的半导体衬底（1），形成抗蚀剂成膜步骤的方法（3），以在第一绝缘层（2）上的电子束，照射电子束敏感到的预定区域的抗蚀剂薄膜 - （3）中除去的（3）通过使用显影剂，由此形成一个保留图案的抗蚀剂电影（3），形成了第二insulat-ING层抗蚀剂薄膜 - 不需要的部分（4）上的在第一绝缘层（2）的整个区域，剩余的抗蚀剂图案的电影（3），同时-ously去除剩余的抗蚀剂图案的电影（3）和所述第二绝缘层（4），所有这些在其上形成，从而在开口中形成第二绝缘层（4），以及蚀刻所述第一绝缘层上的预定图案（2）通过所述开口，使用第二绝缘层（4）作为掩模，从而使半导体衬底的预定区域（1 ）露出。

62. 发明公开

EP0392642A1 Method of filling with a metal layer a recess formed in an integrated circuit chip 失效
标题翻译：填充形成在一个芯片Integrierterschaltung用金属层的凹部的方法。
公开(公告)号：EP0392642A1
公开(公告)日：1990-10-17
申请号：EP90201106.3
申请日：1985-05-10
申请人： DIGITAL EQUIPMENT CORPORATION
发明人： Wu, Andrew L.
IPC分类号： H01L21/90 , H01L21/027
CPC分类号： H01L29/66575 , H01L21/0272 , H01L21/033 , H01L21/28 , H01L21/762 , H01L21/76802 , H01L21/7688 , H01L21/8234 , H01L29/41783 , Y10S148/105 , Y10S438/945 , Y10S438/975
摘要： By a method of fabricating an integrated circuit chip including insulated gate field effect transistors, a recess (106) may be formed in the chip under a photoresist layer (102) such that the photoresist overhangs the recess. A metal film (110) is cold-sputtered, filling the recess and covering the photoresist. The metal film in the recess (110) is separated from the metal film (112) covering the recess because of the overhang. A second photoresist layer (114) is applied, then etched to expose a corner of the metal film over the overhang. The metal is etched to expose the underlying photoresist (102). Finally the underlying photoresist (102), and the portion of the second photoresist layer (114) over the metal film (110) in the recess, are removed.
摘要翻译：通过的集成电路芯片，包括绝缘栅型场效应晶体管的制造方法，凹部（106）可以在（102）下一个光致抗蚀剂层的芯片上形成检查做光致抗蚀剂悬于凹部。金属电影（110）是冷溅射，填充凹槽和覆盖所述光致抗蚀剂。金属膜，在该凹部（110）从所述金属片（112），其覆盖由于突出端的凹槽分离。第二光致抗蚀剂层（114）被施加，然后进行蚀刻，以暴露在所述突出端中的金属膜的角落。所述金属被蚀刻以暴露下面的光致抗蚀剂（102）。最后，下面的光刻胶（102），并通过在该凹部的金属片（110）的第二光致抗蚀层（114）的部分，被除去。

63. 发明授权

EP0154979B1 Single development step, dual layer photoresist photolithographic process 失效
标题翻译：单层发光步骤，双层光刻胶光刻工艺
公开(公告)号：EP0154979B1
公开(公告)日：1989-09-13
申请号：EP85102834.0
申请日：1985-03-13
申请人： International Business Machines Corporation
发明人： Fredericks, Edward Carmine , Greenhaus, Herbert Louis , Nanda, Madan Mohan , Via, Giorgio Giulio
IPC分类号： H01L21/312
CPC分类号： H01L21/0272 , G03F7/095

64. 发明授权

EP0101960B1 Method of manufacturing a semiconductor device having a self-aligned gate electrode 失效
标题翻译：制造具有自对准栅极电极的半导体器件的方法
公开(公告)号：EP0101960B1
公开(公告)日：1988-10-12
申请号：EP83107520.5
申请日：1983-07-29
申请人： HITACHI, LTD.
发明人： Miyazaki, Masaru , Takahashi, Susumu , Kohashi, Takahiro , Ueyanagi, Kiichi
IPC分类号： H01L21/28 , H01L21/31
CPC分类号： H01L29/66871 , H01L21/0272

65. 发明公开

EP0256030A1 DOUBLE LAYER PHOTORESIST PROCESS FOR WELL SELF-ALIGN AND ION IMPLANTATION MASKING 失效
标题翻译：双PHOTO面漆涂装工艺提供自盘和离子注入掩模。
公开(公告)号：EP0256030A1
公开(公告)日：1988-02-24
申请号：EP87900395.0
申请日：1986-11-24
申请人： Hughes Aircraft Company
发明人： LIAO, Kuan, Y. , LEE, William, W., Y.
IPC分类号： H01L21 , H01L27
CPC分类号： H01L21/266 , H01L21/0272 , H01L21/823892 , H01L27/0928 , Y10S438/951
摘要： Technique permettant d'obtenir une structure auto-alignée à double puits dans un processus de production d'éléments CMOS. Une double couche (35, 40) de deux matériaux différents de photoréserve est employée pour obtenir une structure de photoréserve en saillie utilisée pour le masquage des puits (p) et le procédé d'implantation ionique. Après l'implantation (50) des puits (p), de l'aluminium pur est déposé sur la tranche, de manière à former une première couche (60) sur la région de puits (p) et une deuxième couche (65) sur les couches de photoréserve (35, 40). Une opération d'élimination par arrachage de métal est exécutée pour dissoudre les couches de photoréserve (35, 40) et éliminer ainsi la deuxième couche (65) de métal. La première couche (60) d'aluminium restant sur la tranche forme un conjugat de la première configuration de puits (p) et sert de masque de puits (n) pour l'implantation ionique (70). L'invention constitue un procédé simplifié permettant d'obtenir la structure auto-alignée de puits double lors de la réalisation d'éléments CMOS et est bien adaptée à l'implantation ionique à haute énergie pour obtenir des profils d'impuretés rétrogrades.

66. 发明公开

EP0164675A3 Lift-off process 失效
标题翻译：提升过程
公开(公告)号：EP0164675A3
公开(公告)日：1987-06-16
申请号：EP85106842
申请日：1985-06-03
申请人： International Business Machines Corporation
发明人： Anderson, Herbert Rudolph, Jr. , Sachdev, Harbans Singh , Sachdev, Krishna Gandhi
IPC分类号： G03F07/10
CPC分类号： H01L21/7688 , G03F7/039 , H01L21/0272 , H05K3/048 , Y10S438/951
摘要： An improved lift-off process for multilevel metal structure in the fabrication of integrated circuits by employing lift-off layer formed from polymers which undergo clean depolymerization under the influence of heat or radiation and allow rapid and residue-free release of an "expendable mask". An embedded interconnection metallurgy system is formed by application of the lift-off layer of this invention over a cured polymer film or on an oxygen RIE barrier layer previously deposited on organic or inorganic substrate, followed by another barrier over which is then coated a radiation sensitive resist layer. After definition of the desired resist pattern by imagewise exposure and development, the image is replicated into the barrier by sputter etching in a fluorine containing ambient and subsequently into the base layer down to the substrate by oxygen reactive ion etching which is followed by blanket metal evaporation and finally the lift-off by brief heat treatment at the depolymerization temperature of the lift-off layer, and brief solvent soak.
摘要翻译：通过使用由在热或辐射的影响下经历清洁解聚的聚合物形成的剥离层，并且允许快速和无残留地释放“消耗性掩模”，在多层金属结构制造集成电路中改进了多层金属结构的剥离工艺，。通过将本发明的剥离层施加在固化的聚合物膜上或预先沉积在有机或无机基底上的氧RIE阻挡层上，随后再涂覆有辐射敏感的另一个屏障，形成嵌入式互连冶金系统抗蚀剂层。在通过图像曝光和显影定义所需的抗蚀剂图案之后，通过在含氟环境中的溅射蚀刻将图像复制到势垒中，随后通过氧反应离子蚀刻进入基底层，然后通过橡皮布金属蒸发最后通过在剥离层的解聚温度下进行短暂热处理，并进行短暂的溶剂浸泡。

67. 发明授权

EP0104686B1 Procédé de réalisation d'ouverture de faible dimension, utilisation de ce procédé pour la fabrication de transistors à effet de champ, à grille alignée submicronique, et transistors ainsi obtenus 失效
标题翻译：用于制造具有小尺寸的孔的方法，使用本方法制备具有自对准的子 - 门栅的场效应晶体管，以及通过该方法制造的晶体管
公开(公告)号：EP0104686B1
公开(公告)日：1986-09-24
申请号：EP83201243.9
申请日：1983-08-31
申请人： LABORATOIRES D'ELECTRONIQUE ET DE PHYSIQUE APPLIQUEE L.E.P. , Philips Electronics N.V.
发明人： Meignant, Didier Serge
IPC分类号： H01L21/28 , H01L21/308 , G03F7/02
CPC分类号： H01L29/66863 , H01L21/0272 , H01L21/0274 , H01L21/308 , Y10S438/947

68. 发明公开

EP0181457A2 Method for making contacts to integrated circuits 失效
标题翻译： Verfahren zum Herstellen von Kontaktenfürintegrierte Schaltungen。
公开(公告)号：EP0181457A2
公开(公告)日：1986-05-21
申请号：EP85111314.2
申请日：1985-09-06
申请人： International Business Machines Corporation
发明人： Brown, Karen Hill , Moore, David Frank , van der Hoeven, Bernard Jacob Cornelis, Jr.
IPC分类号： H01L39/24
CPC分类号： H01L39/2493 , H01L21/0272 , Y10S438/951 , Y10S505/82
摘要： @ A composite self-alignment back-etch/lift-off technique is used to obtain masks for patterning integrated circuit device contacts. Proximity effects adverse to the device characteristics are minimized.
On the intermediate circuit structure (1, 2, 3) a lift-off resist stencil (5) is patterned with windows exposing areas that are critical with respect to proximity effects. After deposition of a contact metal layer (6) in the exposed areas a back-etch resist stencil (7) is patterned over selected positions of the contact metal to protect the underlying contact regions of the integrated circuit structure. The contact metal not covered by the back-etch stencil is then etched, leaving the desired contact configuration. Finally, the lift-off stencil (5) and the back-etch stencil (7) are removed.
摘要翻译：使用复合自对准背蚀刻/剥离技术来获得用于图案化集成电路器件触点的掩模。对装置特性的不良影响最小化。在中间电路结构（1,2,3）上，剥离抗蚀剂模版（5）被图案化，窗口暴露对于邻近效应至关重要的区域。在暴露区域中沉积接触金属层（6）之后，将反蚀刻抗蚀剂模板（7）图案化在接触金属的选定位置上，以保护集成电路结构的下面的接触区域。然后蚀刻不被背蚀刻模板覆盖的接触金属，留下所需的接触构型。最后，去除剥离模板（5）和背蚀刻模版（7）。

69. 发明授权

EP0063916B1 Semiconductor intregrated circuits and manufacturing process thereof 失效
标题翻译：半导体集成电路及其制造工艺
公开(公告)号：EP0063916B1
公开(公告)日：1986-04-16
申请号：EP82302043.3
申请日：1982-04-21
申请人： NIPPON TELEGRAPH AND TELEPHONE CORPORATION
发明人： Itsumi, Manabu , Ehara, Kohei , Muramoto, Susumu , Matsuo, Seitaro
IPC分类号： H01L21/90 , H01L21/76
CPC分类号： H01L21/7688 , H01L21/0272 , H01L21/762 , Y10S438/951

70. 发明公开

EP0102281A3 Adhesion bond-breaking of lift-off regions on semiconductor structures 失效
标题翻译：半导体结构剥离区域的粘结断裂
公开(公告)号：EP0102281A3
公开(公告)日：1986-03-26
申请号：EP83401592
申请日：1983-08-01
申请人： FAIRCHILD CAMERA & INSTRUMENT CORPORATION
发明人： Milgram, Alvin
IPC分类号： H01L21/312
CPC分类号： H01L21/7688 , H01L21/0272 , H01L21/31133 , H05K3/048 , Y10S438/951
摘要： A process is described for removing polyimide regions adhered to the surface of a semiconductor structure 10 which includes the steps of heating the structure 10 and the polyimide regions 12 to between 450° and 490°C, immersing the structure in a solution of one of methylene chloride and ethylene diamine/hydrazine, and ultrasonerating the solution and the semiconductor structure.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式