专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明公开

EP0766306A1 Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen in SOI 失效
标题翻译：伊斯兰法兰西斯赫尔·赫斯特伦·埃内尔·冯·米克勒
公开(公告)号：EP0766306A1
公开(公告)日：1997-04-02
申请号：EP96114617.2
申请日：1996-09-11
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Müller, Karlheinz
IPC分类号： H01L21/84 , H01L27/12
CPC分类号： H01L29/66265 , H01L21/84 , H01L27/1203 , H01L29/41783 , H01L29/66772
摘要： Die Erfindung betrifft ein Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen auf SOI, bei dem durch einen standardisierten Prozeß auf besonders einfache Weise beispielsweise n-CMOS- oder p-CMOS-Transistoren, NPN-Transistoren oder PNP-Transistoren hergestellt werden können. Dazu ist lediglich eine Anpassung der durchgeführten Implantationen nötig.
摘要翻译： Prodn。在SOI上的许多微电子电路，尤其是。的CMOS晶体管和/或双极晶体管，包括（a）在绝缘体材料中限定许多有源区（1）; （b）在活性区中注入n或p阱（2）; （c）产生栅极氧化物（3）并限定在有源区（1）的部分区域中; （d）沉积多晶硅层（4）; （e）n +或p +掺杂阱上方多晶硅的面积; （f）蚀刻多晶硅层以限定活性区（16）; （g）氧化。以在多晶硅层和暴露的活性区（16）上产生氧化物层（7）; （h）进行p <或> n>植入; （i）通过加热将注入的掺杂剂扩散到井区（18,19）中; （j）沉积氧化物层（10）; 和（k）提供接触。步骤（b），（e）和（h）取决于要生产的结构类型。

52. 发明公开

EP0740335A2 SOI-BiCMOS-Verfahren 失效
标题翻译： SOI BiCMOS工艺
公开(公告)号：EP0740335A2
公开(公告)日：1996-10-30
申请号：EP96106260.1
申请日：1996-04-19
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Kerber, Martin, Dr.
IPC分类号： H01L21/331 , H01L21/8249
CPC分类号： H01L29/66265 , H01L21/84 , H01L29/7317
摘要： Herstellungsverfahren für laterale Bipolartransistoren auf SOI-Substrat, bei dem auf eine mit einer Grunddotierung versehene Mesa (3) eine stegförmige Gate-Elektrode (8/9) aufgebracht und ganzflächig mit einer TEOS-Schicht (10) mit als Spacer (11, 12) fungierenden vertikalen Anteilen an den Flanken dieser Gate-Elektrode bedeckt wird. Unter Verwendung von Lackmasken (13, 14) werden Dotierstoffe für einen Kollektor-Bereich (4) und einen Emitter-Bereich (6) eingebracht. Die Basisimplantierung erfolgt nach dem Entfernen der TEOS-Schicht (10) im Bereich des Spacers (11) längs eines Randes der Gate-Elektrode.
摘要翻译：在SOI衬底上的横向双极型晶体管，其中，设置有基本掺杂台面（3）的网络状的栅电极（8/9）和整个区域与TEOS层（10）作为间隔物的应用制造方法（11,12）覆盖该栅极侧面上的作用垂直部分。引入用于集电极区（4）和发射极区（6）的抗蚀剂掩模（13,14）掺杂剂。基本植入在沿着栅电极的边缘在间隔物（11）的区域中去除TEOS层（10）之后发生。

53. 发明公开

EP0632491A3 Herstellungsverfahren für lateralen Bipolartransistor 失效
标题翻译：上述横向双极性晶体管的制造方法。
公开(公告)号：EP0632491A3
公开(公告)日：1996-09-11
申请号：EP94109102.7
申请日：1994-06-14
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： Bertagnolli, Emmerich, Dr. , Klose, Helmut, Dr.
IPC分类号： H01L21/331 , H01L29/735
CPC分类号： H01L29/66265 , H01L29/7317
摘要： Herstellungsverfahren für lateralen Bipolartransistor, bei dem unter Verwendung einer Maske durch Implantation in einen mit einer Grunddotierung versehenen Bereich (4) in der Siliziumschicht eines SOI-Substrates eine hoch dotierte Emitterzone (7) und Kollektorzone (8) sowie eine Basisanschlußzone ausgebildet werden und dann unter Verwendung einer Maske (10) eine Basiszone zwischen dieser Emitterzone (7) und dieser Kollektorzone (8) durch Implantieren von Dotierstoff hergestellt wird.

54. 发明公开

EP0616371A3 Silicon on insulator semiconductor device and its fabrication method 失效
标题翻译：硅绝缘体上半导体器件及其制造方法。
公开(公告)号：EP0616371A3
公开(公告)日：1995-08-02
申请号：EP94104193.1
申请日：1994-03-17
申请人： CANON KABUSHIKI KAISHA
发明人： Tsuda, Hisanori , Koizumi, Toru , Watanabe, Hidenori
IPC分类号： H01L29/73 , H01L29/784 , H01L27/12
CPC分类号： H01L29/66265 , H01L21/84 , H01L27/0623 , H01L27/1203 , H01L29/732 , H01L29/7394 , H01L29/7395
摘要： A semiconductor device comprises an insulating region residing adjacent to a first semiconductor region, a control electrode residing via the insulating region, a second semiconductor region and a third semiconductor region, which have an opposite conduction type to that of the first semiconductor region, residing adjacent to and carrying therebetween the first semiconductor region. When the first, second and third semiconductor regions and the control electrode are grounded, the first semiconductor region in contact with the insulating layer is adjusted to be in weak inversion state, and the potential of the control electrode and that of the first semiconductor region are electrically coupled to be operable.

55. 发明公开

EP0619612A3 Semiconductor device with a bipolar transistor formed in a layer of semiconductor material provided on an insulating substrate 失效
标题翻译：在所施加的绝缘基片层型半导体装置上用的双极晶体管。
公开(公告)号：EP0619612A3
公开(公告)日：1995-04-12
申请号：EP94200925.9
申请日：1994-04-05
申请人： Philips Electronics N.V.
发明人： Maas, Henricus Godefridus Rafael , Dekker, Ronald , Pruijmboom, Armand
IPC分类号： H01L29/73 , H01L21/331
CPC分类号： H01L29/66265 , H01L29/7317
摘要： A semiconductor device with a bipolar transistor formed in a layer of semiconductor material (2) provided on an insulating substrate (1), in which material a collector zone (4), a base zone (5), and an emitter zone (6) are provided below a strip of insulating material (3) situated on the layer (2), which zones are connected to contact regions (7, 8, 9, 10) lying adjacent the strip (3), three of the contact regions (8, 9, 10) lying next to one another at a same side of the strip (3), of which two (8 and 9) are connected to the base zone (5) while the third (10), which lies between the former two (8 and 9), is connected to the emitter zone (6). The three contact regions (8, 9, 10) situated next to another at the same side of the strip (3) are provided alternately in the layer of semiconductor material (2) and in a further layer of semiconductor material (19) extending up to the strip (3). The three contact regions (8, 9, 10) connected to the base zone (5) and the emitter zone (6) may be provided with mutual interspacings which are smaller than the details which can be realised in a photoresist layer by means of the photolithographic process to be used in the manufacture of the transistor. As a result, the transistor can be manufactured with a very small extrinsic base.
摘要翻译：在半导体材料的层（2）设置在在绝缘基板（1）形成的双极晶体管的半导体器件，其中材料的集电区（4），基区（5），以及发射极区域（6）（3）位于设置绝缘材料的条带下方的层（2），该区域被连接到接触区域（7，8，9，10）上位于附近的带材（3），三个接触区域（8 ，9,10）位于彼此相邻的带材（3）的同一侧，其中的两个（8,9）被连接到基座区（5），而第三（10），其位于前之间两（8和9），被连接到发射极区域（6）。在半导体材料的层交替地设置毗邻另一个在带材（3）的同一侧上的三个接触区域（8，9，10）（2）和在所述半导体材料的向上延伸的另外的层（19）于带材（3）。所述三个接触区域（8,9，10）连接到基座区（5）和发射区（6）可以被提供有相互间距其比可在光致抗蚀剂层通过的方式来实现的细节更小在晶体管的制造中所用的光刻工艺。其结果是，晶体管可以用非常小的外部基极来制造。

56. 发明公开

EP0552697A2 An SOI lateral bipolar transistor with a polysilicon emitter 失效
标题翻译：硅酸盐隔离器侧向双极晶体管。
公开(公告)号：EP0552697A2
公开(公告)日：1993-07-28
申请号：EP93100657.1
申请日：1993-01-18
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人： Davari, Bijan , Ning, Tak Hung , Shahidi, Ghavam Ghavami
IPC分类号： H01L29/73 , H01L21/331
CPC分类号： H01L29/66265 , H01L29/7317
摘要： The present invention solves the problems present in the prior art by forming a lateral emitter base junction of a bipolar transistor in which an N+ polysilicon layer forms the emitter. This is accomplished by attaching the polysilicon emitter to a vertical surface of the single crystal silicon. Single crystal silicon (102) is grown on a dielectric (104) and covered with another dielectric layer and an extrinsic base polysilicon layer (106). Polysilicon sidewall spacers (112) are formed as an edge strap connection between the extrinsic base and the single crystal silicon. The edge strap is isolated from the remainder of the device by a second sidewall spacer (114). An intrinsic base region (150) is formed in the single crystal silicon using the sidewall spacer as one defining edge of the intrinsic base region. The intrinsic base region (150) diffuses under the sidewall spacers. The single crystal silicon is etched to the underlying dielectric using the second sidewall spacer as one defining edge. This etch removes all the intrinsic base region except that under the sidewall spacers and leaves a vertical surface of the single crystal silicon exposed. This exposed vertical surface is the intrinsic base region. Conformal N type polysilicon (125) is then deposited to form an emitter contact on the vertical surface of the single crystal silicon intrinsic base region.
摘要翻译：本发明通过形成其中N +多晶硅层形成发射极（20）的双极晶体管的横向发射极基极结，解决了现有技术中存在的问题。这通过将多晶硅发射器附接到单晶硅（130）的垂直表面来实现。单晶硅在电介质上生长并被另一介质层和非本征基极多晶硅层覆盖。多晶硅侧壁间隔物形成为外基和单晶硅之间的边缘带连接。边缘带通过第二侧壁间隔件与装置的其余部分隔离。使用侧壁间隔物作为本征基区的一个限定边缘，在单晶硅中形成本征基区。本征基区在侧壁间隔下扩散。使用第二侧壁间隔物将单晶硅蚀刻到下面的电介质作为一个限定边缘。该蚀刻除去除了侧壁间隔物之外的所有本征基极区域，并且留下暴露的单晶硅的垂直表面。这个暴露的垂直表面是内在的基极区域。然后沉积保形N型多晶硅以在单晶硅本征基区的垂直表面上形成发射极接触。所产生的垂直发射极基极结具有更少的寄生电容，因为它被绝缘膜隔离。由于多晶硅发射极，该器件还具有较高的增益，因此具有更高的性能。最后，该装置不依赖于用于形成基底宽度的光刻掩模的相对放置，并且因此可以实现远小于最小光刻尺寸的基底宽度，这增加了器件性能。

57. 发明公开

EP0301223A3 Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure 失效
标题翻译：用于制造具有PEDESTAL结构的反相绝缘体绝缘体半导体器件的工艺
公开(公告)号：EP0301223A3
公开(公告)日：1990-07-04
申请号：EP88109660.6
申请日：1988-06-16
申请人： MOTOROLA INC.
发明人： Koury, Daniel N., Jr.
IPC分类号： H01L21/84 , H01L29/78
CPC分类号： H01L29/66265 , H01L21/76251 , H01L21/84 , H01L29/66666 , H01L29/7317 , H01L29/7827 , Y10S148/011 , Y10S148/026 , Y10S148/05 , Y10S148/053 , Y10S148/135
摘要： A process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure. After the processing of polysilicon layers (14, 18), dielectric layers (12, 16, 20, 26), an epitaxial region (24) and a nitride layer (28), a second substrate (30) is bonded to the nitride layer (28) and the first substrate (10) is removed. This allows for an epitaxial region (24) which is isolated from the substrate (30).

58. 发明公开

EP0180363A2 Horizontal structure transistor and method of fabrication 无效
标题翻译：晶体管水平仪Struktur und Verfahren zu dessen Herstellung。
公开(公告)号：EP0180363A2
公开(公告)日：1986-05-07
申请号：EP85307333.6
申请日：1985-10-14
申请人： TEXAS INSTRUMENTS INCORPORATED
发明人： Zorinsky, Eldon J. , Spratt, David B. , Guillory, James D.
IPC分类号： H01L29/73 , H01L21/82 , H01L21/266 , H01L21/76
CPC分类号： H01L29/66265 , H01L21/76264 , H01L21/76281 , H01L21/84 , H01L29/735
摘要： (57) A horizontal structure transistor (20, 68) is fabricated in a shallow epitaxial island (24, 70) which is completely surrounded by an insulator (22), such as oxide. The transistor (20, 68) has base (34, 80) and emitter (26, 84) regions which are diffused into the island (24, 70) from the same mask so that the width of the base (34, 80) is controllable and remains constant with respect to the emitter (26, 84). A polysilicon base contact (36, 96) rests on top of the island (24, 70) and is isolated from the emitter (26, 84) and collector (28, 86) regions by an oxide layer (90). The horizontal structure transistor can easily be fabricated to include complementary bipolar transistors (20 and 68) and complementary IGFET devices on the same substrate.
摘要翻译：水平结构晶体管（20,68）制造在完全由诸如氧化物的绝缘体（22）包围的浅外延岛（24,70）中。晶体管（20,68）具有从相同的掩模扩散到岛（24,70）中的基底（34,80）和发射器（26,84）区域，使得基座（34,80）的宽度为可控制并且相对于发射器（26,84）保持恒定。多晶硅基极触点（36,96）搁置在岛（24,70）的顶部上，并通过氧化物层（90）与发射极（26,84）和集电极（28,86）区隔离。可以容易地制造水平结构晶体管，以在同一衬底上包括互补双极晶体管（20和68）和互补IGFET器件。

59. 发明公开

EP0138563A2 Lateral transistors 失效
标题翻译：侧向晶体管
公开(公告)号：EP0138563A2
公开(公告)日：1985-04-24
申请号：EP84306893.3
申请日：1984-10-10
申请人： FUJITSU LIMITED
发明人： Nakano, Motoo c/o Fujitsu Limited
IPC分类号： H01L29/72
CPC分类号： H01L29/66265 , H01L29/1008 , H01L29/72 , H01L29/7317 , H01L29/735
摘要： A lateral bipolar transistor having a silicon on insulator substrate structure, having a base region (13,15,17), a base contact region (16), a collector region (14), and a emitter region (12). The base region comprises a first base region (13), with a narrow width, forming a base-emitter junctiton and a base-collector junction. The base region also comprises a second base region (17) connecting the first base region (13) and the base contact region (16) with a greater width than the first base region (13) and forming a base-collector junction.
摘要翻译：具有绝缘体上硅衬底结构的横向双极晶体管，具有基极区域（13,15,17），基极接触区域（16），集电极区域（14）和发射极区域（12）。基极区域包括具有窄宽度的第一基极区域（13），形成基极 - 发射极连接点和基极 - 集电极结。基极区域还包括以比第一基极区域（13）更大的宽度连接第一基极区域（13）和基部接触区域（16）的第二基极区域（17）并且形成基底 - 集电极结点。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式