会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 6. 发明授权
      US07671645B2 Chipsets and clock generation methods thereof 有权
    • Chipsets and clock generation methods thereof
    • 芯片组及其时钟生成方法
    • US07671645B2
    • 2010-03-02
    • US12102119
    • 2008-04-14
    • Chia-Hung Su , Hung-Yi Kuo
    • Chia-Hung Su , Hung-Yi Kuo
    • H03L7/06
    • H03L7/14 , H03L7/18
    • Chipsets capable of preventing malfunction caused by feedback clock distortion are provided, in which a phase frequency detector generates a control voltage according to a first reference clock and a first feedback clock, a voltage-controlled oscillator generates an output clock according to the control voltage, a frequency divider performs a frequency-division on a second feedback clock to obtain the first feedback clock, and a frequency filter estimates swings and frequency of a third feedback clock from an external unit and selectively outputs one of the third feedback clock or the output clock to serve as the second clock.
    • 提供能够防止由反馈时钟失真引起的故障的芯片组，其中相位频率检测器根据第一参考时钟和第一反馈时钟产生控制电压，压控振荡器根据控制电压产生输出时钟， 分频器对第二反馈时钟进行分频以获得第一反馈时钟，频率滤波器从外部单元估计第三反馈时钟的摆动和频率，并选择性地输出第三反馈时钟或输出时钟之一 作为第二个时钟。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US07375561B2 Timing adjustment circuit and method thereof 有权
    • Timing adjustment circuit and method thereof
    • 定时调整电路及其方法
    • US07375561B2
    • 2008-05-20
    • US11515850
    • 2006-09-06
    • Hung-Yi Kuo , Hui-Mei Chen
    • Hung-Yi Kuo , Hui-Mei Chen
    • H03L7/00
    • H03L7/06 , H04L7/0004 , H04L7/0337
    • A timing adjustment circuit and method thereof are disclosed. The timing adjustment circuit at least consists of a second timing adjustment unit, a multistage sample circuit, and a decision circuit for adjusting received timing of an output signal transmitted by a first chip and received by a second chip. The method takes advantage of the multistage sample circuit to receive a clock signal of receiving end so as to generate a plurality of sample clock signal. Later, according to the sample clock signals, sample output signals to generate a plurality of sampled signal. At last, make comparison of the sampled signals by the decision circuit in accordance with the output signals to generate a second adjustment signal being transmitted to the second timing adjustment unit for adjusting phase of a base clock to generate an adjusted receiving-end clock signal. Thus the receiving timing of the second chip to receive the output signal is adjusted. Moreover, the decision circuit sends a first adjustment signal to a first timing adjustment unit of the timing adjustment circuit for generating an adjusted output-end clock signal. Thus the output timing that the first chip transmits the output signal to the second chip is adjusted.
    • 公开了一种定时调整电路及其方法。 定时调整电路至少包括第二定时调整单元，多级采样电路和用于调整由第一芯片发送并由第二芯片接收的输出信号的接收定时的判定电路。 该方法利用多级采样电路来接收接收端的时钟信号，以产生多个采样时钟信号。 之后，根据采样时钟信号，采样输出信号产生多个采样信号。 最后，根据输出信号，通过判定电路对取样信号进行比较，生成正被发送到第二定时调整单元的第二调整信号，以调整基本时钟的相位，生成经调整的接收端时钟信号。 因此，调整第二芯片接收输出信号的接收定时。 此外，判定电路将第一调整信号发送到定时调整电路的第一定时调整单元，以产生经调整的输出端时钟信号。 因此，调整第一芯片将输出信号传送到第二芯片的输出定时。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明申请
      US20070074060A1 Dynamic adjusting circuit for basic clock signal of front-side bus and method thereof 有权
    • Dynamic adjusting circuit for basic clock signal of front-side bus and method thereof
    • 前端总线基本时钟信号的动态调整电路及其方法
    • US20070074060A1
    • 2007-03-29
    • US11450406
    • 2006-06-12
    • Hung-Yi Kuo , Hui-Mei Chen
    • Hung-Yi Kuo , Hui-Mei Chen
    • G06F1/00
    • G06F1/08 , H03L7/07 , H03L7/16
    • By adjusting a scale factor of a phase locked loop in computers for generating a basic clock signal of a front-side bus, the frequency of the basic clock signal is modulated when the central processing unit of computers operates. By a bridge unit of the present invention, a selecting signal is received so as to output a corresponding adjustment signal to a check unit and then the check unit checks the adjustment signal for outputting a checking signal to a scale parameter adjustment unit. According to the checking signal, the scale parameter adjustment unit adjusts a first scale parameter of the scale factor that the phase locked loop uses now and outputs this parameter to the phase locked loop. Thus after receiving a fixed clock signal for generating the basic clock signal, the phase locked loop generates the basic clock signal of the front-side bus in accordance with the adjusted first scale parameter and further the frequency of the basic clock signal is adjusted.
    • 通过调整用于产生前端总线的基本时钟信号的计算机中的锁相环的比例因子，当计算机的中央处理单元工作时，基本时钟信号的频率被调制。 通过本发明的桥接单元，接收选择信号，以将对应的调整信号输出到检查单元，然后检查单元检查调整信号以将检查信号输出到比例参数调整单元。 根据检查信号，比例参数调整单元调整锁相环现在使用的比例因子的第一刻度参数，并将该参数输出到锁相环。 因此，在接收到用于产生基本时钟信号的固定时钟信号之后，锁相环根据调整的第一刻度参数产生前端总线的基本时钟信号，并且还调整基本时钟信号的频率。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 10. 发明申请
      US20060283231A1 Signal adjustment circuit with reference circuit 审中-公开
    • Signal adjustment circuit with reference circuit
    • 带参考电路​​的信号调节电路
    • US20060283231A1
    • 2006-12-21
    • US11259046
    • 2005-10-27
    • Hung-Yi Kuo , Hui-Mei Chen
    • Hung-Yi Kuo , Hui-Mei Chen
    • G01F25/00
    • G06F11/24
    • A signal adjustment circuit with a reference circuit is proposed in the present invention. The signal adjustment circuit is used to adjust a setting value of a first chip or a second chip. The first chip provides an output signal corresponding to an output value according to the setting value thereof. The second chip receives the output signal of the first chip according to the setting value thereof. The reference circuit has multiple reference voltages and compares the output signal of the first chip with the reference voltages to produce multiple comparison values. The comparison values are then passed to the decision unit. After that, the decision unit checks the comparison values according to the output value and produces an adjustment signal to adjust the setting value of the first chip or the second chip. In this way, the stability of transmission between the first and second chips is maintained.
    • 本发明提出了具有参考电路的信号调节电路。 信号调整电路用于调整第一芯片或第二芯片的设定值。 第一芯片根据其设定值提供与输出值对应的输出信号。 第二芯片根据其设定值接收第一芯片的输出信号。 参考电路具有多个参考电压，并将第一芯片的输出信号与参考电压进行比较，以产生多个比较值。 然后将比较值传递给决策单元。 之后，决定单元根据输出值检查比较值，并产生调整信号以调整第一芯片或第二芯片的设定值。 以这种方式，保持第一和第二芯片之间的传输的稳定性。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号