专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO99014763A1 A READ-ONLY MEMORY AND READ-ONLY MEMORY DEVICES 审中-公开
标题翻译：只读存储器和只读存储器件
公开(公告)号：WO99014763A1
公开(公告)日：1999-03-25
申请号：PCT/NO1998/000264
申请日：1998-08-28
IPC分类号： G11C16/04 , G11C20060101 , G11C11/56 , G11C17/06 , G11C17/10 , H01L20060101 , H01L27/02 , H01L27/10 , H01L27/102 , H01L27/112 , H01L27/28 , H01L51/05
CPC分类号： G11C13/0014 , B82Y10/00 , G11C11/5664 , G11C11/5692 , G11C13/0016 , H01L27/112
摘要： A read-only memory is made electrically addressable over a passive conductor matrix, wherein the volume between intersection of two conductors (2; 4) in the matrix defines a memory cell (5). Data are stored as impedance values in the memory cells. The memory cells (5) comprise either an isolating material (6) which provides high impedance or one or more inorganic or organic semiconductors (9), preferably with an anisotropic conducting property. The semiconductor material (9) forms a diode junction at the interface to a metallic conductor (2; 4) in the matrix. By suitable arrangement of respectively the isolating material (6) and semiconductor material (9) in the memory cells these may be given a determined impedance value which may be read electrically and corresponds to logical values in a binary or multi-valued code. One or more read-only memories (ROM) may be provided on a semiconductor substrate (1) which also comprises driver and control circuits (13), to accomplish a read-only memory device. The device may be realized either planar or also volumetrically by stacking several read-only memories (ROM) in horizontal layers (15) and connecting them with the substrate (1) via addressing buses.
摘要翻译：只读存储器在无源导体矩阵上可电寻址，其中矩阵中两个导体（2; 4）的相交之间的体积限定了存储单元（5）。数据作为阻抗值存储在存储单元中。存储单元（5）包括提供高阻抗的隔离材料（6）或一个或多个无机或有机半导体（9），优选具有各向异性导电性能。半导体材料（9）在与基体中的金属导体（2; 4）的界面处形成二极管结。通过分别将存储单元中的隔离材料（6）和半导体材料（9）适当地布置，这些可以被给予确定的阻抗值，其可以被电读取并对应于二值或多值代码中的逻辑值。可以在也包括驱动器和控制电路（13）的半导体衬底（1）上提供一个或多个只读存储器（ROM），以实现只读存储器件。该装置可以通过在水平层（15）中堆叠几个只读存储器（ROM）并且经由寻址总线将其与衬底（1）连接来实现平面或体积式地实现。

2. 发明申请

WO2007106481A1 MEMORY DEVICE DISTRIBUTED CONTROLLER SYSTEM 审中-公开
标题翻译：存储器分配控制器系统
公开(公告)号：WO2007106481A1
公开(公告)日：2007-09-20
申请号：PCT/US2007/006300
申请日：2007-03-13
申请人： MICRON TECHNOLOGY, INC. , DE SANTIS, Luca , PILOLLI, Luigi
发明人： DE SANTIS, Luca , PILOLLI, Luigi
IPC分类号： G11C16/06 , G11C7/10 , G11C17/10
CPC分类号： G06F3/061 , G06F3/0659 , G06F3/0688 , G06F12/0875 , G06F12/0893 , G06F13/1668 , G06F2212/2022 , G06F2212/452 , G11C7/1006 , G11C7/1051 , G11C7/106 , G11C7/16 , G11C11/4074 , G11C11/4096 , G11C16/06 , G11C16/10 , G11C2207/2245 , Y02D10/13 , Y02D10/14
摘要： A memory device distributed controller circuit distributes memory control functions amongst a plurality of memory controllers. A master controller receives an interpreted command and activates the appropriate slave controllers depending on the command. The slave controllers can include a data cache controller that is coupled to and controls the data cache and an analog controller that is coupled to and controls the analog voltage generation circuit. The respective controllers have appropriate software/firmware instructions that determine the response the respective controllers take in response to the received command.
摘要翻译：存储器件分布式控制器电路在多个存储器控制器之间分配存储器控制功能。主控制器接收解释命令，并根据命令激活适当的从控制器。从控制器可以包括耦合到并控制数据高速缓存的数据高速缓存控制器和耦合到并控制模拟电压产生电路的模拟控制器。相应的控制器具有适当的软件/固件指令，其确定相应控制器响应于所接收的命令所采取的响应。

3. 发明申请

WO99014808A1 MEMORY LOCATION ARRANGEMENT AND METHOD FOR PRODUCING THE SAME 审中-公开
标题翻译：存储器单元装置和方法及其
公开(公告)号：WO99014808A1
公开(公告)日：1999-03-25
申请号：PCT/DE1998/002618
申请日：1998-09-04
IPC分类号： G11C17/10 , H01L21/822 , H01L27/10 , H01L27/112 , H01L21/8246
CPC分类号： H01L21/822 , G11C17/10 , H01L27/101
摘要： According to the invention, the resistances connected between the word lines and the bit lines running crosswise thereto are more resistive than said word lines and bit lines. The bit lines are each connected to a read amplifier by which means the potential on the particular bit line can be adjusted to a reference potential. An output signal can also be picked off of said read amplifier. It is possible to read the value of the resistance allocated to an item of information from the output signal by selecting one word line and adjusting all other word lines to reference potential.
摘要翻译：之间的字线并且延伸到其横向电阻连接的位线，比字线和位线的较高的电阻。位线分别连接到读出放大器，通过该对相应的位线的电势可被调节到参考电势，并在其输出信号可被分接。如果字线中的一个被选择并设置所有其它字线到参考电势，也可以是从电阻值的输出被分配给电阻器的信息，读出。

4. 发明申请

WO2021125138A1 半導体記憶装置审中-公开
公开(公告)号：WO2021125138A1
公开(公告)日：2021-06-24
申请号：PCT/JP2020/046574
申请日：2020-12-14
申请人：株式会社ソシオネクスト
发明人：酒井　康充
IPC分类号： H01L21/8246 , H01L27/112 , H01L29/786 , G11C17/10
摘要：半導体記憶装置において、ＲＯＭメモリセル（Ｍ００）は、ビット線（６２）と接地電源配線（６１）との間に設けられ、チャネル領域としてナノシート（１１）を有するナノシートＦＥＴを備える。ＲＯＭメモリセル（Ｍ０１）は、ビット線（６４）と接地電源配線（６３）との間に設けられ、チャネル領域としてナノシート（１２）を有するナノシートＦＥＴを備える。ナノシート（１１）は、Ｘ方向におけるナノシート（１２）の側の面がゲート配線（３１）から露出しており、ナノシート（１２）は、Ｘ方向におけるナノシート（１１）の側の面がゲート配線（３２）から露出している。

5. 发明申请

WO0239457A3 MEMORY MANAGEMENT LOGIC FOR EXPANDING THE UTILIZATION OF READ-ONLY MEMORIES 审中-公开
标题翻译：存储管理逻辑，用于高级存储应用
公开(公告)号：WO0239457A3
公开(公告)日：2002-09-19
申请号：PCT/DE0103891
申请日：2001-10-11
申请人： INFINEON TECHNOLOGIES AG , MAHRLA PETER
发明人： MAHRLA PETER
IPC分类号： G06F11/00 , G06F12/06 , G11C17/10 , G11C29/00 , G11C11/00
CPC分类号： G11C29/822 , G06F12/0638 , G11C17/10
摘要： The invention enables the use of an economical read-only memory together with a rewritable memory. To this end, a memory management logic (2) interacts with a control unit (1), with a read-only memory (3), and with a rewritable memory (4). The data of specified memory areas of the read-only memory (3) are replaced by data stored on the rewritable memory (4). If the control unit (1) accesses the replaced data of the read-only memory (3), the memory management logic (2) redirects this access to the corresponding data stored on the rewritable memory (4).
摘要翻译：本发明使得与可重写存储器一起使用低成本只读存储器成为可能。为此，存储器管理逻辑（2）与控制单元（1），只读存储器（3）和可重写存储器（4）交互作用。只读存储器（3）的某些存储区域的数据已经被可重写存储器（4）上的数据替代。如果控制单元（1）访问只读存储器（3）的替换数据，则存储器管理逻辑（2）将该访问转发到可重写存储器（4）上的相应数据。

6. 发明申请

WO99014762A1 A READ-ONLY MEMORY AND READ-ONLY MEMORY DEVICE 审中-公开
标题翻译：只读存储器和只读存储器件
公开(公告)号：WO99014762A1
公开(公告)日：1999-03-25
申请号：PCT/NO1998/000263
申请日：1998-08-28
IPC分类号： G11C16/04 , G11C20060101 , G11C11/56 , G11C17/06 , G11C17/10 , H01L20060101 , H01L27/02 , H01L27/10 , H01L27/102 , H01L27/112 , H01L27/28 , H01L51/05
CPC分类号： G11C13/0014 , B82Y10/00 , G11C11/5664 , G11C11/5692 , G11C13/0016 , H01L27/112
摘要： A read-only memory is made electrically addressable over a passive conductor matrix, wherein the volume between intersection of two conductors (2; 4) in the matrix defines a memory cell (5). Data are stored as impedance values in the memory cells. The memory cells (5) comprise either an isolating material (6) which provides high impedance or one or more inorganic or organic semiconductors (9), preferably with an anisotropic conducting property. The semiconductor material (9) forms a diode junction at the interface to a metallic conductor (2; 4) in the matrix. By suitable arrangement of respectively the isolating material (6) and semiconductor material (9) in the memory cells these may be given a determined impedance value which may be read electrically and corresponds to logical values in a binary or multi-valued code. One or more read-only memories (ROM) may be provided on a semiconductor substrate (1) which also comprises driver and control circuits (13), to accomplish a read-only memory device. The device may be realized either planar or also volumetrically by stacking several read-only memories (ROM) in horizontal layers (15) and connecting them with the substrate (1) via addressing buses.
摘要翻译：只读存储器在无源导体矩阵上可电寻址，其中矩阵中两个导体（2; 4）的相交之间的体积限定了存储单元（5）。数据作为阻抗值存储在存储单元中。存储单元（5）包括提供高阻抗的隔离材料（6）或一个或多个无机或有机半导体（9），优选具有各向异性导电性能。半导体材料（9）在与基体中的金属导体（2; 4）的界面处形成二极管结。通过分别将存储单元中的隔离材料（6）和半导体材料（9）适当地布置，这些可以被给予确定的阻抗值，其可以被电读取并对应于二值或多值代码中的逻辑值。可以在也包括驱动器和控制电路（13）的半导体衬底（1）上提供一个或多个只读存储器（ROM），以实现只读存储器件。该装置可以通过在水平层（15）中堆叠几个只读存储器（ROM）并且经由寻址总线将其与衬底（1）连接来实现平面或体积式地实现。

7. 发明申请

WO2009068837A1 A SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE INCLUDING A REVISION NUMBER INDICATING THE DESIGN VERSION OF SAID DEVICE AND A METHOD OF PROTOTYPING A SEMICONDUCTOR CHIP 审中-公开
标题翻译：一种半导体集成电路装置，包括表示该装置的设计版本的修订号和一个半导体芯片的原型方法
公开(公告)号：WO2009068837A1
公开(公告)日：2009-06-04
申请号：PCT/GB2007/004709
申请日：2007-12-10
申请人： GLONAV LIMITED , GLONAV UK LIMITED , LYNCH, David
发明人： LYNCH, David
IPC分类号： H01L23/544 , G11C17/10
CPC分类号： H01L23/544 , H01L2223/5444 , H01L2924/0002 , H01L2924/00
摘要： In a semiconductor integrated circuit device comprising a semiconductor chip having a number of conductor layers and a number of via layers between the conductor layers, a routing matrix (10) is provided in a small area of the chip to act as a revision number register. The routing matrix includes a matrix block (20) having, in each metal layer of the chip, conductor tracks (M1 - M7; (M-1)1 - (M-1)5), the tracks in each metal layer running in a respective direction different from the direction of the tracks in the adjacent metal layers so that the tracks of each consecutive pair of metal layers cross over each other. In each via layer between consecutive metal layers, the matrix block (20) includes selectively placed vias (V1, V2; V3, V4) interconnecting the tracks in the adjacent metal layers on each side of the respective via layer. The tracks in each metal layer comprise source tracks and output tracks, the source tracks being coupled respectively to logic level sources (VDD, VSS) of opposite polarity and the output tracks providing register outputs (12MA, 12MB, 12VA, 12VB) which carry a high or low logic level depending on their individual connections in the routing matrix block to the supply lines. The arrangement is such that when a change in the primary circuits of the chip is required, a new revision number output can be generated by altering the interconnections of the conductor tracks of the routing matrix only in the respective metal layer or via layer which has been changed in the primary circuits.
摘要翻译：在包括具有多个导体层的半导体芯片和导体层之间的多个通孔层的半导体集成电路器件中，在芯片的小区域中提供了路由矩阵（10），用作修订号寄存器。路由矩阵包括在芯片的每个金属层中具有导体轨道（M1-M7;（M-1）1 - （M-1）5）的矩阵块（20），每个金属层中的轨迹在与相邻金属层中的轨道的方向不同的相应方向，使得每个连续的一对金属层的轨道彼此交叉。在连续金属层之间的每个通孔层中，矩阵块（20）包括互连通孔（V1，V2; V3，V4），该通孔互连相应通孔层每一侧上的相邻金属层中的轨道。每个金属层中的轨道包括源轨道和输出轨道，源轨道分别耦合到具有相反极性的逻辑电平源（VDD，VSS），并且输出轨道提供寄存器输出（12MA，12MB，12VA，12VB）高或低逻辑电平取决于它们在路由矩阵块中与供电线路的各自连接。该布置使得当需要芯片的初级电路的改变时，可以通过仅在相应的金属层或通孔层中改变布线矩阵的导体轨迹的互连来产生新的版本号输出在初级电路中改变了。

8. 发明申请

WO2004077450A1 HALBLEITERCHIPANORDNUNG MIT ROM 审中-公开
标题翻译：与ROM半导体芯片配置
公开(公告)号：WO2004077450A1
公开(公告)日：2004-09-10
申请号：PCT/DE2004/000269
申请日：2004-02-13
申请人： INFINEON TECHNOLOGIES AG , EIGNER, Markus , GRUBER, Wolfgang , ROTH, Manfred , RÜPING, Stefan
发明人： EIGNER, Markus , GRUBER, Wolfgang , ROTH, Manfred , RÜPING, Stefan
IPC分类号： G11C17/10
CPC分类号： G11C17/10 , H01L23/5286 , H01L25/0657 , H01L2225/06527 , H01L2225/06555 , H01L2924/0002 , H01L2924/00
摘要： Eine strukturierte Verbindungsebene zwischen zwei in Face-to-Face-Technologie verbundenen Halbleiterchips ist in erste Anschlussflächen (7) und zweite Anschlussflächen (8) sowie in alternativ mit einer dieser Anschlussflächen verbundene Leiterstreifen (9) strukturiert. Die Leiterstreifen (9) sind über Anschlüsse (11) mit einer Ausleseschaltung in einem der Halbleiterchips verbunden. Diese Anordnung kann als ROM betrieben werden.
摘要翻译：两个面部到面技术结合半导体芯片之间的连接结构的平面是在第一连接面（7）和第二连接区域（8）和可选地在连接到这些焊盘导体条中的一个结构化的（9）。导体条（9）通过端子（11）与所述半导体芯片中的一个读出电路相连。这种布置可以作为ROM被操作。

9. 发明申请

WO1994016444A1 READ-ONLY MEMORY CELL 审中-公开
标题翻译：只读存储器单元
公开(公告)号：WO1994016444A1
公开(公告)日：1994-07-21
申请号：PCT/US1994000232
申请日：1994-01-03
申请人： YU, Shih-Chiang
IPC分类号： G11C17/10
CPC分类号： G11C11/5692 , G11C17/12 , H01L27/112
摘要： A Read-Only Memory (ROM) cell (9) includes a first control gate (36) dielectrically disposed atop a first portion (34A) of a channel (34), and a second control gate (39) dielectrically disposed atop a second portion (34B) of the channel (34). Addressing of the ROM cell (9) involves a simultaneous energization of both the control gates (36 and 39). The energization of only one control gate, but not both, cannot activate the ROM cell (9). ROM cells of the present invention can be arranged in a matrix of rows and columns. The second control gates (39) in each of the memory cells in a row of the matrix can be electrically connected together, and the first control gates (36) of each of the memory cells in a column can be electrically connected together. Addressing of each of the ROM cell (9) in the matrix is simply the simultaneous energization of a pair of the connected control gates (36 and 39) criss-crossing the underlying memory cell.
摘要翻译：只读存储器（ROM）单元（9）包括介电地设置在通道（34）的第一部分（34A）顶部的第一控制栅极（36）和介于第二部分（34）的通道（34B）。 ROM单元（9）的寻址涉及两个控制门（36和39）的同时通电。只有一个控制门而不是两个的通电不能激活ROM单元（9）。本发明的ROM单元可以排列成行和列的矩阵。矩阵的行中的每个存储单元中的第二控制栅极（39）可以电连接在一起，并且列中的每个存储单元的第一控制栅极（36）可以电连接在一起。矩阵中每个ROM单元（9）的寻址简单地是一对连接的控制栅极（36和39）同时通电，这些控制栅极穿过下面的存储单元。

10. 发明申请

WO2017152828A1 含有三维存储阵列的分布式模式处理器审中-公开
公开(公告)号：WO2017152828A1
公开(公告)日：2017-09-14
申请号：PCT/CN2017/075866
申请日：2017-03-07
申请人：成都海存艾匹科技有限公司
发明人：张国飙
IPC分类号： H04L27/10 , G11C17/10
摘要：本发明提出一种含有三维存储（3D-M）阵列的分布式模式处理器。它含有多个存储处理单元，每个单元都含有一模式处理电路和至少一存储至少一模式的3D-M阵列。该3D-M阵列堆叠在模式处理电路上方。通过采用大规模平行计算，分布式模式处理器能对大型模式库实现快速模式处理。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式