专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017033466A1 フィルタ装置审中-公开
标题翻译：过滤器
公开(公告)号：WO2017033466A1
公开(公告)日：2017-03-02
申请号：PCT/JP2016/003871
申请日：2016-08-25
申请人：パナソニックIPマネジメント株式会社
发明人：小島　央 , 塚原　大朋 , 佐藤　慎吾 , 五関　勉 , 川田　洋平 , アニール　サマル , 吉田　奨 , 吉澤　成郎 , 相澤　伸哉
IPC分类号： H03H17/06 , H03H17/02
CPC分类号： H03H17/02 , H03H17/06
摘要：複数の第１種フィルタ部は、並列に接続される。選択部は、複数の第１種フィルタ部の各々に接続される。第２種フィルタ部は、選択部に接続される。複数の第１種フィルタ部のそれぞれは、互いに異なった通過帯域を有する。選択部は、複数の第１種フィルタ部のそれぞれを通過した信号から１つを選択する。第２種フィルタ部は、選択部において選択した信号を入力する。
摘要翻译：在本发明中，多个第一类型的过滤器部件并联连接。选择部分连接到每个第一类型的过滤部分。第二型过滤器部件连接到选择部件。多个第一类型过滤器部件中的每一个具有相互不同的通过区域。选择部分选择分别通过多个第一类型过滤器部分的信号中的一个。第二类型滤波器部分输入在选择部分中选择的信号。

2. 发明申请

WO2015004885A1 電動機の制御装置审中-公开
标题翻译：电机控制装置
公开(公告)号：WO2015004885A1
公开(公告)日：2015-01-15
申请号：PCT/JP2014/003549
申请日：2014-07-03
申请人：パナソニックIPマネジメント株式会社
发明人：藤原　弘
IPC分类号： H02P29/00 , G05B13/02
CPC分类号： H02P21/14 , B25J9/1605 , G05B13/042 , G06N99/005 , H03H17/06
摘要：本発明の電動機の制御装置は、位置検出器（１０７）と、フィードフォワード制御器（１０１）と、前置補償器（１０２）と、フィードバック制御器（１０３）と、振動抑制制御器（１０４）と、トルク制御器（１０５）と、トルク推定部（１０８）と、調整演算部（１０９）と、を備える。特に、振動抑制制御器（１０４）は、フィードフォワード操作量とフィードバック操作量とを加算した値である操作量指令値が入力される。振動抑制制御器（１０４）は、入力された操作量指令値に応じた実操作量指令値を出力する。トルク制御器（１０５）は、電動機で発生する操作量と実操作量指令値とが一致するように、電動機で発生する操作量を制御する。調整演算部（１０９）は、前置補償器（１０２）の伝達特性を操作量指令値から操作量までの伝達特性と等しくなるように調整する。
摘要翻译：根据本发明的用于电动机的控制装置包括位置检测器（107），前馈控制器（101），预失真器（102），反馈控制器（103），振动抑制控制器（104），扭矩控制器（105），扭矩估计器（108）和调整计算器（109）。通过增加前馈操纵变量和反馈操作变量获得的操纵变量命令值被输入到振动抑制控制器（104）中。振动抑制控制器（104）响应于输入的操作变量命令值输出实际的操作变量命令值。转矩控制器（105）控制由电动机产生的操纵变量，使得由电动机产生的操纵变量与实际操纵变量指令值相匹配。调整计算器（109）调整预失真器（102）的传输特性，以将传送特性从操作变量命令值与操作变量相匹配。

3. 发明申请

WO2013063450A1 BLOCK-BASED CREST FACTOR REDUCTION (CFR) 审中-公开
标题翻译：基于块的测试因子减少（CFR）
公开(公告)号：WO2013063450A1
公开(公告)日：2013-05-02
申请号：PCT/US2012/062195
申请日：2012-10-26
申请人： LSI CORPORATION , AZADET, Kameran , MOLINA, Albert , OTHMER, Joseph, H. , YU, Meng-lin , SANCHEZ, Ramon
发明人： AZADET, Kameran , MOLINA, Albert , OTHMER, Joseph, H. , YU, Meng-lin , SANCHEZ, Ramon
IPC分类号： H04L25/02
CPC分类号： G06F9/3001 , G06F5/01 , G06F9/30036 , G06F17/15 , H03F1/0288 , H03F1/3241 , H03F1/3258 , H03F3/189 , H03F3/24 , H03F2200/336 , H03F2201/3209 , H03F2201/3212 , H03F2201/3224 , H03F2201/3233 , H03H17/06 , H03M3/30 , H04B1/0003 , H04B1/0475 , H04B1/62 , H04B2001/0408 , H04L1/0054 , H04L25/02 , H04L25/03 , H04L25/03178 , H04L25/03216 , H04L25/4917 , H04L27/2334
摘要： Block-based crest factor reduction (CFR) techniques are provided. An exemplary block-based crest factor reduction method comprises obtaining a block of data samples comprised of a plurality of samples; applying the block of data to a crest factor reduction block; and providing a processed block of data from the crest factor reduction block. The block-based crest factor reduction method can optionally be iteratively performed a plurality of times for the block of data. The block of data samples can comprise an expanded block having at least one cursor block. For example, at least two pre-cursor blocks and one post-cursor block can be employed. The peaks can be cancelled, for example, only in the block of data samples and in a first of the pre-cursor blocks.
摘要翻译：提供了基于块的波峰因数降低（CFR）技术。一种示例性的基于块的波峰因子降低方法包括获得由多个样本组成的数据样本块; 将数据块应用于波峰因数减少块; 并从波峰因数减小块提供经处理的数据块。可以可选地对块数据迭代地执行基于块的波峰因数降低方法。数据样本块可以包括具有至少一个光标块的扩展块。例如，可以使用至少两个前置光标块和一个后置光标块。可以例如仅在数据样本块和第一个前缀块中取消峰值。

4. 发明申请

WO2008101045A1 ARCHITECTURE FOR SYSTOLIC NONLINEAR FILTER PROCESSORS 审中-公开
标题翻译： SYSTOLIC非线性滤波处理器的架构
公开(公告)号：WO2008101045A1
公开(公告)日：2008-08-21
申请号：PCT/US2008/053906
申请日：2008-02-14
申请人： MASSACHUSETTS INSTITUTE OF TECHNOLOGY , SONG, William S.
发明人： SONG, William S.
IPC分类号： G06F17/10
CPC分类号： H03H17/0261 , H03H17/06 , H03H2017/0247 , H03H2220/04 , H03H2220/06
摘要： Described are nonlinear filter processors having an array of polynomial nonlinear filters including a first polynomial nonlinear filter and a last polynomial nonlinear filter. The first polynomial nonlinear filter has an input terminal for receiving an input data sample. The polynomial nonlinear filters systolically pass the input data sample from the first polynomial nonlinear filter to the last polynomial nonlinear filter. Each polynomial nonlinear filter produces an output data sample based on the input data sample. In addition, each polynomial nonlinear filter other than the last polynomial nonlinear filter systolically passes the output data sample generated by that polynomial nonlinear filter to a neighboring polynomial nonlinear filter. Each polynomial nonlinear filter other than the first polynomial nonlinear filter sums a nonlinearly filtered input data sample produced by that polynomial nonlinear filter with the output data sample received from a neighboring polynomial nonlinear filter.
摘要翻译：描述了具有包括第一多项式非线性滤波器和最后多项式非线性滤波器的多项式非线性滤波器阵列的非线性滤波处理器。第一多项式非线性滤波器具有用于接收输入数据样本的输入端。多项式非线性滤波器将输入数据样本从第一多项式非线性滤波器过渡到最后的多项式非线性滤波器。每个多项式非线性滤波器基于输入数据样本产生输出数据样本。另外，除了最后的多项式非线性滤波器之外的每个多项式非线性滤波器将由该多项式非线性滤波器生成的输出数据采样信号传递到相邻多项式非线性滤波器。除第一多项式非线性滤波器之外的每个多项式非线性滤波器将由该多项式非线性滤波器产生的非线性滤波输入数据样本与从相邻多项式非线性滤波器接收的输出数据样本相加。

5. 发明申请

WO2007069652A1 デジタルフィルタ审中-公开
标题翻译：数字滤波器
公开(公告)号：WO2007069652A1
公开(公告)日：2007-06-21
申请号：PCT/JP2006/324858
申请日：2006-12-13
申请人：松下電器産業株式会社 , 安倍克明 , 宮野謙太郎 , 松岡昭彦 , 漆原伴哉
发明人：安倍克明 , 宮野謙太郎 , 松岡昭彦 , 漆原伴哉
IPC分类号： H03H17/02 , H03H17/06
CPC分类号： H03H17/0294 , H03H17/0292 , H03H17/06 , H03H17/0664 , H03H17/0671 , H03H2220/02
摘要：　特性を動的に変更可能で、かつ複数系統の同時処理が可能な無線通信処理向けのデジタルフィルタ。このデジタルフィルタにおいて、機能変更が可能な演算器コア群(1010)～(1017)を配置し、これらの間を入力インタフェース部(102)と出力インタフェース部(103)により相互に接続する。通信モードの変更に伴い、必要とするフィルタ特性の設定候補と演算リソースの空き状況に基づいて、使用する演算リソースの数とその設定内容を決定し、決定に基づいて各部の機能変更を行い所定の動作制御を行うようにすることにより、限られた積和演算リソースの演算タップ数、動作クロックや接続関係を柔軟に変更することにより複数の異なるＦＩＲフィルタ処理を同時並列的に実行することを可能とし、かつ複数のフィルタ処理を同時並列的に行うことが可能とする。
摘要翻译：提供一种用于无线电通信处理的数字滤波器，其能够动态地修改特性并同时处理多个系统。在数字滤波器中，能够通过输入接口单元（102）和输出接口单元（103）将能够修改功能的计算核心组（1010-1017）配置并相互连接。当通信模式被修改时，根据所需的滤波器特性的设置候选和计算资源空闲状态来决定要使用的计算资源的数量及其设置内容。根据该决定，对各部分的功能进行修改，以执行预定的操作控制，以灵活地修改限制的乘法/加法计算资源计算抽头数量，操作时钟和连接关系，从而实现同时并行执行多个不同的FIR滤波器处理以及多个滤波器处理的并行和并行执行。

6. 发明申请

WO2006068555A1 BANDWIDTH-CONSTRAINED SIGNAL CONDITIONING 审中-公开
标题翻译：带宽约束信号调节
公开(公告)号：WO2006068555A1
公开(公告)日：2006-06-29
申请号：PCT/SE2004/001992
申请日：2004-12-21
申请人： TELEFONAKTIEBOLAGET LM ERICSSON (publ) , HELLBERG, Richard
发明人： HELLBERG, Richard
IPC分类号： H03H17/06
CPC分类号： H03H17/0261 , H03F1/0205 , H03F1/0288 , H03F1/3241 , H03F3/24 , H03F2200/15 , H03F2200/18 , H03F2200/435 , H03H17/06 , H03H2218/12
摘要： Non-linear signal conditioning is provided by signal processing in at least 2 consecutive steps (10). In each step (10) an insertion source signal (41) is provided, which is treated non-linearly to fulfil certain restrictions in bandwidth and/or spectral mask. The insertion signal is combined with a main signal (21) using a reinsertion factor (k 1 -k n ), as a correction of the main signal (21). The reinsertion factor of at least one step is larger than the reinsertion factor of a previous step. In particular embodiments, the reinsertion factor increases for each of the at least 2 steps. This principle can be applied to most non-linear signal processing, and for example in PAR reduction systems, dynamic drain bias PA systems, Doherty and Chireix PA systems and in Dynamic Gate Bias systems.
摘要翻译：非线性信号调理在至少2个连续步骤（10）中由信号处理提供。在每个步骤（10）中，提供插入源信号（41），其被非线性处理以在带宽和/或频谱掩模中实现某些限制。作为主信号（21）的校正，插入信号与使用重新插入因子（k1-1）的主信号（21）组合。至少一个步骤的重新插入因子大于前一步骤的重新插入系数。在特定实施例中，对于至少2个步骤中的每个步骤，再插入因子增加。该原理可以应用于大多数非线性信号处理，例如PAR减小系统，动态漏极偏置PA系统，Doherty和Chireix PA系统以及动态门限偏置系统。

7. 发明申请

WO2006068196A1 畳み込み演算回路审中-公开
标题翻译： CONVOLUTIONAL计算电路
公开(公告)号：WO2006068196A1
公开(公告)日：2006-06-29
申请号：PCT/JP2005/023523
申请日：2005-12-21
申请人：株式会社アドバンテスト , 高橋毅
发明人：高橋毅
IPC分类号： H03H17/06 , H03H17/02 , G06F17/10
CPC分类号： H03H17/0233 , G06F17/15 , H03H17/0223 , H03H17/06
摘要：　与えられるデジタル信号に対して畳み込み演算を行う畳み込み演算回路であって、デジタル信号のそれぞれの振幅データを、複数のビット領域に分割した複数の分割データを生成するデータ分割部と、それぞれの振幅データに対して、分割データ毎に時分割で所定の畳み込み演算を行い出力する演算部と、演算部が出力する分割データを、振幅データ毎に結合する結合部とを備える畳み込み演算回路を提供する。
摘要翻译：一种用于执行给定数字信号的卷积计算的卷积计算电路，包括：数据划分部分，用于产生通过将数字信号的相应幅度数据分成多个位区域而获得的多个分割数据; 计算部分，用于以时分方式对各分割数据的幅度数据进行预定的卷积计算，并输出卷积计算结果; 以及组合部分，用于组合来自每个幅度数据的计算部分的分割数据。

8. 发明申请

WO2004114282A1 VORRICHTUNG ZUM ZEITLICHEN STAUCHEN ODER STRECKEN, VERFAHREN UND FOLGE VON ABTASTWERTEN 审中-公开
标题翻译： DEVICE FOR时间压榨或线条，和样品的方法序列
公开(公告)号：WO2004114282A1
公开(公告)日：2004-12-29
申请号：PCT/EP2004/050617
申请日：2004-04-27
申请人： SIEMENS AKTIENGESELLSCHAFT , LUCIONI, Gonzalo
发明人： LUCIONI, Gonzalo
IPC分类号： G10L21/04
CPC分类号： G10L21/04 , H03H17/0248 , H03H17/0294 , H03H17/06 , H03H17/0621
摘要： Die Erfindung betrifft u.a. eine Vorrichtung mit einem Eingangsspeicher (104), in dem zu bearbeitende Abtastwerte gespeichert werden. Die Vorrichtung enthält auch eine Steuereinheit, die abhängig von einem Umsetzfaktor (N) ein zeitliches Strecken oder ein zeitliches Stauchen der Folge von Abtastwerten zyklisch steuert. Eine Zeitversatzeinheit (106), ist eingangsseitig mit dem Ausgang des Eingangsspeichers verknüpft ist. Eine Zusammenführeinheit (112), führt innerhalb eines Arbeitszyklus (M) eine aus der ursprünglichen Folge von Abtastwerten mit einer Filtereinheit (108) erzeugte gefilterte Folge von Abtastwerten und andererseits eine mit Hilfe der Versatzeinheit (106) erzeugte versetzte und anschliessende gefilterte (110) Folge zusammen. Trotz des einfachen Aufbaus der Vorrichtung (100) sind Artefakte nicht oder kaum wahrnehmbar.
摘要翻译：本发明涉及I.A. 要被处理的输入存储器（104）的装置被存储在样本英寸该装置还包括一个控制单元（N）控制的转换因子时间拉伸或样品的循环序列的时间压缩的功能。时间延迟单元（106），输入侧与输入存储器的输出相结合。合并单元（112）一个工作周期内执行（M）中的一个，所述（108）配有一过滤单元的样品的初始序列生成的样本的滤波的序列和在另一方面偏移由位移部（106）的装置产生的，随后进行过滤（110）跟随在一起。尽管该设备的简单的设计（100）伪像不会或几乎不会察觉。

9. 发明申请

WO2004102800A1 デジタルフィルタおよびその設計方法、設計装置、デジタルフィルタ設計用プログラム审中-公开
标题翻译：数字滤波器，其设计方法，设计器件和数字滤波器设计程序
公开(公告)号：WO2004102800A1
公开(公告)日：2004-11-25
申请号：PCT/JP2004/003668
申请日：2004-03-18
申请人：有限会社ニューロソリューション , 小柳裕喜生
发明人：小柳裕喜生
IPC分类号： H03H17/06
CPC分类号： H03H17/06
摘要：数値列が対称型の第１のフィルタ係数を有するオリジナルフィルタと、オリジナルフィルタの周波数振幅特性Ａにおいて極大値をとる位置に接点を有し、当該接点において極小値をとる周波数振幅特性Ｂを実現する対称型の第２のフィルタ係数を有する調整フィルタとを縦続接続し、第１のフィルタ係数と第２のフィルタ係数との畳み込み演算によって、求めるフィルタ係数の設計を行うようにする。
摘要翻译：原始过滤器以纵向方式连接到调节过滤器。原始滤波器具有对称数字串的第一滤波器系数。调整滤波器在原始滤波器频率幅度特性A中在获取最大值的位置处具有接触点，并且具有实现在接触点具有最小值的频率振幅特性B的对称第二滤波器系数。通过执行第一滤波器系数和第二滤波器系数的卷积计算，可以设计期望的滤波器系数。

10. 发明申请

WO2004079901A3 DIGITAL FILTER AND LISTENING DEVICE 审中-公开
标题翻译：数字滤波器和聆听装置
公开(公告)号：WO2004079901A3
公开(公告)日：2004-11-25
申请号：PCT/DK2004000141
申请日：2004-03-03
申请人： OTICON AS , BEHRENS THOMAS , KJEMS ULRIK , NIELSEN THOMAS BO
发明人： BEHRENS THOMAS , KJEMS ULRIK , NIELSEN THOMAS BO
IPC分类号： H03H20060101 , H03H17/02 , H03H17/04 , H04R3/00
CPC分类号： H03H17/0261 , H03H17/0286 , H03H17/06
摘要： The invention concerns a digital filter. The filter comprises at least a first and a second 5 delayed summation line, whereby one of the delay lines comprise a warped filter FIR filter and the other line is a FIR filter, whereby: at least two delayed summation lines are present, midpoint elements from the first delayed summation line are used as input to the second delayed summation line, output from the first delayed summation line is delayed with a delay corresponding to the total delay of the second delayed summation line, the delayed output from the first delayed summation line is added to output from the second delayed summation line to form a new output.
摘要翻译：本发明涉及数字滤波器。该滤波器至少包括第一延迟求和线和第二延迟求和线，其中延迟线中的一个包括变形滤波器FIR滤波器，而另一线是FIR滤波器，由此：存在至少两条延迟求和线，来自中点元素第一延迟求和线被用作第二延迟求和线的输入，第一延迟求和线的输出被延迟了与第二延迟求和线的总延迟相对应的延迟，来自第一延迟求和线的延迟输出是添加到第二延迟求和线的输出以形成新的输出。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式