专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018194544A1 MULTI-BIT FERROELECTRIC MEMORY 审中-公开
公开(公告)号：WO2018194544A1
公开(公告)日：2018-10-25
申请号：PCT/US2017/027939
申请日：2017-04-17
申请人： INTEL CORPORATION
发明人： MORRIS, Daniel H. , AVCI, Uygar E. , YOUNG, Ian A.
IPC分类号： G11C11/22 , G11C11/56
CPC分类号： G11C11/5657 , G11C11/22 , G11C11/221 , G11C11/223 , G11C11/2273 , G11C11/2275 , H01L27/11507 , H01L27/1159 , H01L28/55 , H01L28/86 , H01L28/90 , H01L29/40111 , H01L29/516 , H01L29/6684 , H01L29/78391
摘要： Embodiments are generally directed to a multi-bit ferroelectric memory. An embodiment of a multi-bit memory device includes a transistor element; and multiple ferroelectric material portions coupled to or integrated with a terminal of the transistor element, the ferroelectric material portions including at least a first ferroelectric material portion having a first polarization voltage, and a second ferroelectric material portion having a second polarization voltage, the second polarization voltage being different than the first polarization voltage.

2. 发明申请

WO2017112397A1 MIM CAPACITOR AND METHOD OF MAKING THE SAME 审中-公开
标题翻译： MIM电容器及其制造方法
公开(公告)号：WO2017112397A1
公开(公告)日：2017-06-29
申请号：PCT/US2016/064968
申请日：2016-12-05
申请人： QUALCOMM INCORPORATED
发明人： BERDY, David Francis , KIM, Daeik Daniel , MUDAKATTE, Niranjan Sunil , LAN, Je-Hsiung Jeffrey , ZUO, Chengjie , YUN, Changhan Hobie , VELEZ, Mario Francisco , KIM, Jonghae
IPC分类号： H01L23/522 , H01L27/08 , H01L49/02 , H01G4/33 , H01L29/94
CPC分类号： H01G4/30 , H01G4/01 , H01G4/33 , H01L23/5223 , H01L27/0805 , H01L28/86 , H01L28/87 , H01L29/94
摘要： An exemplary MIM capacitor may include a first metal plate, a dielectric layer on the first metal plate, a second metal plate on the dielectric layer, a via layer on the second metal plate, and a third metal plate on the via layer where the second metal plate has a tapered outline with a first side and a second side longer than the first side such that the second side provides a lower resistance path for a current flow.
摘要翻译：示例性MIM电容器可以包括第一金属板，第一金属板上的电介质层，电介质层上的第二金属板，第二金属板上的通孔层以及第三金属其中第二金属板具有带第一侧和比第一侧长的第二侧的锥形轮廓，使得第二侧为电流提供较低的电阻路径。

3. 发明申请

WO2015193433A2 MICRO ASSEMBLED HIGH FREQUENCY DEVICES AND ARRAYS 审中-公开
标题翻译： MICRO组装高频器件和阵列
公开(公告)号：WO2015193433A2
公开(公告)日：2015-12-23
申请号：PCT/EP2015/063708
申请日：2015-06-18
申请人： X-CELEPRINT LIMITED
发明人： BOWER, Christopher , MEITL, Matthew
IPC分类号： H01L21/683
CPC分类号： H01Q21/0093 , H01G4/38 , H01L21/6835 , H01L27/0805 , H01L27/0811 , H01L27/101 , H01L28/60 , H01L28/82 , H01L28/86 , H01L28/87 , H01L28/90 , H01L28/91 , H01L2221/68318 , H01L2221/68354 , H01L2221/68368 , H01L2224/32145 , H01L2224/48091 , H01L2224/73265 , H01Q3/34 , Y10T29/4902 , H01L2924/00014
摘要： Phased-array antenna systems can be constructed using transfer printed active components. Phased-array antenna systems benefit from a large number of radiating elements (e.g., more radiating elements can form sharper, narrower beams (higher gain)). As the number of radiating elements increases, the size of the part and the cost of assembly increases. High throughput micro assembly(e.g. by micro-transfer printing)mitigates costs associated with high part-count. Micro assembly is advantaged over monolithic approaches that form multiple radiating elements on a semiconductor wafer because micro assembly uses less semiconductor material to provide the active components that are necessary for the array. The density of active components on the phased-array antenna system is small. Micro assembly provides a way to efficiently use semiconductor material on a phased array, reducing the amount of non-active semiconductor area (e.g.,the area on the semiconductor material that does not include transistors, diodes, or other active components).
摘要翻译：相控阵天线系统可以使用传输印刷的有源组件构建。相控阵天线系统受益于大量的辐射元件（例如，更多的辐射元件可以形成更尖锐，更窄的波束（更高的增益））。随着辐射元件的数量增加，部件的尺寸和组装成本增加。高通量微组件（例如通过微转印打印）减少与高部件数相关的成本。微组件优于在半导体晶片上形成多个辐射元件的单片方法，因为微组件使用更少的半导体材料来提供阵列所需的有源元件。相控阵天线系统中有源元件的密度很小。微组件提供了在相控阵上有效地使用半导体材料的方法，减少了非有源半导体面积（例如半导体材料上不包括晶体管，二极管或其他有源部件的面积）的量。

4. 发明申请

WO2013120378A1 MOM电容器及其制作方法审中-公开
公开(公告)号：WO2013120378A1
公开(公告)日：2013-08-22
申请号：PCT/CN2012/086869
申请日：2012-12-18
申请人：无锡华润上华半导体有限公司
发明人：孙晓峰 , 丁海滨 , 韩领
IPC分类号： H01L23/522 , H01L21/02
CPC分类号： H01L23/5223 , H01L28/86 , H01L28/90 , H01L2924/0002 , H01L2924/00
摘要：一种MOM电容器及其制作方法，该电容器包括：本体层（20）、位于所述本体层（20）表面上的多层金属化层（21）和多层介质层（22），每两层金属化层（21）之间均具有一介质层（22），每一金属化层（21）具有多个相互平行的导电电极线（21a），且每两个导电电极线（21a）之间填充有隔离电介质（21b）；位于导电电极线（21a）下方的介质层（22）表面内的导电通道（23），且在该MOM电容器的俯视图上，所述导电通道（23）贯穿与其对应的导电电极线（21a）的两端。该MOM电容器通过增加同一介质层（22）表面内相邻导电通道（23）间的相对面积，增加了导电通道（23）电容值，进而提高了MOM电容器的电容密度，较现有技术中的芯片，同样电容值的情况下，减小了芯片上MOM电容器的面积，进而减小了芯片的面积。

5. 发明申请

WO2013028696A1 FRACTAL STRUCTURES FOR MEMS VARIABLE CAPACITORS 审中-公开
标题翻译： MEMS可变电容器的分体结构
公开(公告)号：WO2013028696A1
公开(公告)日：2013-02-28
申请号：PCT/US2012/051733
申请日：2012-08-21
申请人： KING ABDULLAH UNIVERSITY OF SCIENCE AND TECHNOLOGY , ELSHURAFA, Amro, M. , RADWAN, Ahmed Gomaa, Ahmed , EMIRA, Ahmed, A. , SALAMA, Khaled, Nabil
发明人： ELSHURAFA, Amro, M. , RADWAN, Ahmed Gomaa, Ahmed , EMIRA, Ahmed, A. , SALAMA, Khaled, Nabil
IPC分类号： H01L27/108
CPC分类号： H01L28/40 , H01G5/16 , H01G5/18 , H01G7/00 , H01G13/00 , H01L28/86 , Y10T29/43
摘要： In accordance with the present disclosure, one embodiment of a fractal variable capacitor comprises a capacitor body in a microelectromechanical system (MEMS) structure, wherein the capacitor body has an upper first metal plate with a fractal shape separated by a vertical distance from a lower first metal plate with a complementary fractal shape; and a substrate above which the capacitor body is suspended.
摘要翻译：根据本公开，分形可变电容器的一个实施例包括在微机电系统（MEMS）结构中的电容器主体，其中电容器主体具有分隔形状的上部第一金属板，其具有与下部第一具有互补分形的金属板; 以及其上悬挂有电容器主体的基板。

6. 发明申请

WO2010056573A3 METAL-INSULATOR-METAL CAPACITORS 审中-公开
标题翻译：金属绝缘体 - 金属电容器
公开(公告)号：WO2010056573A3
公开(公告)日：2010-08-12
申请号：PCT/US2009063163
申请日：2009-11-03
申请人： ALTERA CORP , CHEN SHUXIAN , WATT JEFFREY T , CHIAN MOJY CURTIS
发明人： CHEN SHUXIAN , WATT JEFFREY T , CHIAN MOJY CURTIS
IPC分类号： H01L27/108
CPC分类号： H01L23/5223 , H01L23/5225 , H01L28/60 , H01L28/86 , H01L28/90 , H01L2924/0002 , H01L2924/00
摘要： Metal-insulator-metal capacitors are provided that are formed in integrated circuit dielectric stacks. A line-plate-line capacitor is provided that alternates layers that contain metal plates with layers that contain straight or angled parallel lines of alternating polarity. A segmented-plate capacitor is provided that has metal plates that alternate in polarity both within a layer and between layers. The line-plate-line and segmented-plate capacitors may exhibit a reduced parasitic inductive coupling. The capacitances of the line-plate-line capacitor and the metal-insulator-metal capacitor may have an enhanced contribution from an interlayer capacitance component with a vertical electric field than a horizontal intralayer capacitance component with a horizontal electric field.
摘要翻译：提供形成在集成电路电介质堆叠中的金属 - 绝缘体 - 金属电容器。提供线板线电容器，其交替包含金属板的层，所述金属板具有包含交替极性的直线或成角平行线的层。提供了一种分段板电容器，其具有在层内和层之间交替极性的金属板。线路板线路和分段板路电容器可能会降低寄生电感耦合。线板线电容器和金属 - 绝缘体 - 金属电容器的电容可以具有来自具有垂直电场的层间电容分量与具有水平电场的水平层内电容分量的增强的贡献。

7. 发明申请

WO2010059334A1 INTEGRATED CAPACITOR WITH INTERLINKED LATERAL FINS 审中-公开
标题翻译：集成电容器，具有相互连接的横向FINS
公开(公告)号：WO2010059334A1
公开(公告)日：2010-05-27
申请号：PCT/US2009/061952
申请日：2009-10-23
申请人： XILINX, INC.
发明人： QUINN, Patrick, J.
IPC分类号： H01L23/522 , H01L21/02 , H01L23/528 , H01G4/228 , H01G4/30 , H01L27/08 , H01L27/02
CPC分类号： H01L27/0207 , H01L23/5223 , H01L27/0805 , H01L28/86 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要： A capacitor (100) in an integrated circuit ("IC") has a first node conductor (102) formed in a first metal layer of the IC with a first spine (118, 132) extending along a first direction, a first vertical element (152) extending from the first spine along a second direction perpendicular to the first direction. A first capital element (153) extends along the first direction, and a first serif element (150) extends from the capital element. The capacitor also has a second node conductor (104) having a second spine (106, 140), a second vertical element (142) extending from the second spine toward the first spine, a second capital element (145), and a second serif element (148) extending from the second capital between the first vertical element (152) and the first serif element (150).
摘要翻译：集成电路（“IC”）中的电容器（100）具有形成在IC的第一金属层中的第一节点导体（102），其具有沿第一方向延伸的第一脊（118,132），第一垂直元件（152）沿着与所述第一方向垂直的第二方向从所述第一脊部延伸。第一资本元素（153）沿着第一方向延伸，并且第一衬线元素（150）从资本元素延伸。电容器还具有第二节点导体（104），其具有第二脊（106,140），从第二脊向第一脊延伸的第二垂直元件（142），第二资本元件（145）和第二衬线元件（148）从第二首都在第一垂直元件（152）和第一衬线元件（150）之间延伸。

8. 发明申请

WO2009150862A1 ＴＦＴ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにＴＦＴの成形方法审中-公开
标题翻译： TFT，SHIFT寄存器，扫描信号驱动电路和显示器以及用于形成TFT的方法
公开(公告)号：WO2009150862A1
公开(公告)日：2009-12-17
申请号：PCT/JP2009/051236
申请日：2009-01-27
申请人：シャープ株式会社 , 田中信也 , 菊池哲郎 , 今井元 , 北川英樹 , 片岡義晴
发明人：田中信也 , 菊池哲郎 , 今井元 , 北川英樹 , 片岡義晴
IPC分类号： H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/336
CPC分类号： H01L27/12 , G09G3/3677 , H01L27/1214 , H01L27/124 , H01L27/1255 , H01L27/13 , H01L28/86
摘要：　ＴＦＴ（６１）は、ソース電極（６２）に接続された第１容量電極（６２ａ）と、第２容量電極（６４ａ）とによって形成された第１容量（６１ｂ）と、第３容量電極（６２ｂ）と第４容量電極（６４ｂ）とがによって形成された第２容量（６１ｃ）と、第１引き出し配線（６２ｉ）と、ゲート電極（６４）に接続された第２引き出し配線（６４ｈ）と、第３引き出し配線（６２ｊ）と、第４引き出し配線（６４ｉ）と、第１配線（６２ｃ）と、第２配線（６４ｃ）とを備えている。これにより、ＴＦＴ本体部に接続された容量にリークが発生してもＴＦＴ全体の歩留まりが低下しにくいＴＦＴを実現する。
摘要翻译： TFT（61）包括由与源电极（62）连接的第一电容电极（62a）和第二电容电极（64a）形成的第一电容器（61b），由第三电容电极（62b）和第四电容电极（64b），第一引出线（62i），与栅电极（64）连接的第二引出线（64h），第三引出线（62j）第四引出线（64i），第一互连（62c）和第二互连（64c）。因此，实现了即使在与TFT主体连接的电容器中发生泄漏的情况下，总产量也不容易降低的TFT。

9. 发明申请

WO1996026544A1 METHOD OF FORMING A DRAM BIT LINE CONTACT 审中-公开
标题翻译：形成DRAM位线接触的方法
公开(公告)号：WO1996026544A1
公开(公告)日：1996-08-29
申请号：PCT/US1996001841
申请日：1996-02-09
申请人： MICRON TECHNOLOGY, INC.
发明人： MICRON TECHNOLOGY, INC. , JOST, Mark , DENNISON, Charles, H. , PAREKH, Kunal
IPC分类号： H01L27/108
CPC分类号： H01L27/10844 , H01L21/76885 , H01L21/76897 , H01L23/485 , H01L27/105 , H01L27/10808 , H01L27/10852 , H01L28/40 , H01L28/82 , H01L28/84 , H01L28/86 , H01L28/90 , H01L2924/0002 , H01L2924/00
摘要： Semiconductor memory devices and methods for forming the devices are disclosed. In one embodiment, the devices include a) a semiconductor substrate (11); b) a field effect transistor gate (14) positioned outwardly of the semiconductor substrate; c) opposing active areas (24, 26) formed within the semiconductor substrate on opposing sides of the gate; d) a capacitor electrically connected with one of the active areas; the capacitor comprising an inner storage node (36), a capacitor dielectric layer (38), and an outer cell node (40); the inner storage node electrically connecting with the one active area and physically contacting the one active area; e) a bit line (46); f) a dielectric insulating layer (44) positioned intermediate the bit line and the other active area; and g) an electrically conductive bit line plug (36, 38, 40, 39) extending through the insulating layer to contact with the other active area and electrically interconnect the bit line with the other active area. Constructions in which the bit line plug comprises an electrically conductive annular ring are also disclosed.
摘要翻译：公开了用于形成器件的半导体存储器件和方法。在一个实施例中，器件包括a）半导体衬底（11）; b）位于半导体衬底外侧的场效应晶体管栅极（14）; c）在栅极的相对侧上形成在半导体衬底内的相对的有源区（24,26）; d）与有源区域之一电连接的电容器; 所述电容器包括内部存储节点（36），电容器介电层（38）和外部单元节点（40）; 所述内部存储节点与所述一个活动区域电连接并物理接触所述一个活动区域; e）位线（46）; f）位于位线和另一个有效区域之间的介电绝缘层（44）; 以及g）延伸穿过所述绝缘层的导电位线插头（36,38,40,39）以与所述另一个有源区域接触并将所述位线与所述另一个有源区域电互连。还公开了位线插头包括导电环形圈的结构。

10. 发明申请

WO2015123250A3 STACKED METAL OXIDE SEMICONDUCTOR (MOS) AND METAL OXIDE METAL (MOM) CAPACITOR ARCHITECTURE 审中-公开
标题翻译：堆叠金属氧化物半导体（MOS）和金属氧化物金属（MOM）电容器架构
公开(公告)号：WO2015123250A3
公开(公告)日：2015-10-29
申请号：PCT/US2015015339
申请日：2015-02-11
申请人： QUALCOMM INC
发明人： GATHMAN TIMOTHY DONALD
IPC分类号： H01L27/08 , H01L23/522 , H01L29/94 , H01L49/02
CPC分类号： H01L27/0808 , H01L23/5223 , H01L27/0805 , H01L28/86 , H01L29/93 , H01L29/94 , H01L2924/0002 , H03K17/687 , H01L2924/00
摘要： A device includes a first stacked capacitor (515) comprising a first MOS capacitance (512) and a first MOM capacitance (514), the first MOS capacitance coupled to a first node (513), the first node configured to receive a first bias voltage (Vb), and a second stacked capacitor (525) comprising a second MOS capacitance (522) and a second MOM capacitance (524), the second MOS capacitance coupled to the first node.
摘要翻译：一种器件包括包括第一MOS电容（512）和第一MOM电容（514）的第一堆叠电容器（515），所述第一MOS电容耦合到第一节点（513），所述第一节点被配置为接收第一偏置电压（Vb）和包括第二MOS电容（522）和第二MOM电容（524）的第二堆叠电容器（525），所述第二MOS电容耦合到所述第一节点。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式