专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2006114753A2 METHOD OF FABRICATING A BIPOLAR TRANSISTOR 审中-公开
标题翻译：制造双极晶体管的方法
公开(公告)号：WO2006114753A2
公开(公告)日：2006-11-02
申请号：PCT/IB2006/051261
申请日：2006-04-24
申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. , DONKERS, Johannes, J., T., M. , HIJZEN, Erwin , VAN NOORT, Wibo, D.
发明人： DONKERS, Johannes, J., T., M. , HIJZEN, Erwin , VAN NOORT, Wibo, D.
CPC分类号： H01L29/66272 , H01L21/76224 , H01L27/0641 , H01L27/0647 , H01L29/6625 , H01L29/66265 , H01L29/732 , H01L29/735
摘要： The invention provides a method for fabricating a bipolar transistor applying a standard shallow trench isolation fabrication method to simultaneously form a vertical bipolar transistor (29) or a lateral bipolar transistor (49) in a first trench (5, 50) and a shallow trench isolation region (27, 270) in a second trench (7, 70). Further, the fabrication method may simultaneously form a vertical bipolar transistor (27) in the first trench (5, 50), a lateral bipolar transistor (49) in a third trench and a shallow trench isolation region (27, 270) in the second trench (7, 70).
摘要翻译：本发明提供一种制造双极晶体管的方法，其应用标准浅沟槽隔离制造方法以在第一沟槽（5,50）和浅沟槽隔离中同时形成垂直双极晶体管（29）或横向双极晶体管（49）区域（27,270）在第二沟槽（7,70）中。此外，制造方法可以同时在第一沟槽（5,50）中形成垂直双极晶体管（27），在第三沟槽中形成横向双极晶体管（49），在第二沟槽中形成浅沟槽隔离区域（27,270）沟槽（7,70）。

2. 发明申请

WO2011037101A1 電子回路デバイス审中-公开
标题翻译：电子电路设备
公开(公告)号：WO2011037101A1
公开(公告)日：2011-03-31
申请号：PCT/JP2010/066292
申请日：2010-09-21
申请人：株式会社村田製作所 , 山田浩輔
发明人：山田浩輔
IPC分类号： H01L21/822 , H01L23/12 , H01L27/04
CPC分类号： H01L27/0641 , H01L23/5227 , H01L27/0288 , H01L28/10 , H01L28/20 , H01L2924/0002 , H01L2924/00
摘要：　Ｓｉ基板（２０）の表面にはスパイラル電極（２１）が形成されている。スパイラル電極（２１）の外周端は配線電極（３１）に導通している。Ｓｉ基板（２０）の表層である絶縁層（２０Ｂ）におけるスパイラル電極（２１）の内周端に対応する領域には、コンタクトホール（４０Ａ）が形成されている。また、絶縁層（２０Ｂ）におけるスパイラル電極（２１）の巻回領域よりも外部側の所定位置にもコンタクトホール（４０Ｂ）が形成されている。このコンタクトホール（４０Ｂ）は、Ｓｉ基板（２０）の表面の配線電極（３２）に導通している。Ｓｉ基板（２０）のＳｉ基材部（２０Ａ）における、コンタクトホール（４０Ａ、４０Ｂ）を両端とする略直方体形状の領域にはｎ＋ドーピング層（５１）が形成されている。このｎ＋ドーピング層がスパイラル電極（２１）の引き出し電極であり、且つ抵抗器として機能する。
摘要翻译：在Si衬底（20）的表面上形成螺旋电极（21）。螺旋电极（21）的外周端电连接到布线电极（31）。在绝缘层（20B）即Si基板（20）的表面层上的与螺旋状电极（21）的内周端对应的区域形成有接触孔（40A）。在绝缘层（20B）上的螺旋状电极（21）的缠绕区域的外侧的规定位置也形成有接触孔（40B）。接触孔（40B）与Si基板（20）的表面上的配线电极（32）电连接。在两个端部具有接触孔（40A，40B）的基本立方体区域中形成n +掺杂层（51），所述区域位于Si衬底（20）的Si基材部分（20A）中。 n +掺杂层是螺旋电极（21）的引出电极，也用作电阻器。

3. 发明申请

WO2008039534A2 QUANTUM TUNNELING DEVICES AND CIRCUITS WITH LATTICE- MISMATCHED SEMICONDUCTOR STRUCTURES 审中-公开
标题翻译：量子隧道装置和电路与绝缘半导体结构
公开(公告)号：WO2008039534A2
公开(公告)日：2008-04-03
申请号：PCT/US2007021023
申请日：2007-09-27
申请人： AMBERWAVE SYSTEMS CORP , CHENG ZHIYUAN , SHEEN CALVIN
发明人： CHENG ZHIYUAN , SHEEN CALVIN
IPC分类号： H01L29/06
CPC分类号： H03M1/12 , B82Y10/00 , G06F1/04 , G11C11/16 , G11C11/161 , H01L21/0237 , H01L21/02521 , H01L21/02554 , H01L21/0256 , H01L21/02565 , H01L21/02568 , H01L21/02636 , H01L27/0629 , H01L27/0641 , H01L27/11 , H01L27/24 , H01L29/04 , H01L29/0895 , H01L29/122 , H01L29/267 , H01L29/36 , H01L29/7376 , H01L29/7378 , H01L29/7786 , H01L29/882 , H03K5/2427 , Y10S438/979
摘要： Structures include a tunneling device disposed over first and second lattice-mismatched semiconductor materials. Process embodiments include forming tunneling devices over lattice-mismatched materials.
摘要翻译：结构包括设置在第一和第二晶格失配的半导体材料上的隧道装置。方法实施方案包括在晶格不匹配的材料上形成隧穿装置。

4. 发明申请

WO2016084202A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2016084202A1
公开(公告)日：2016-06-02
申请号：PCT/JP2014/081432
申请日：2014-11-27
申请人：ルネサスエレクトロニクス株式会社
发明人：児玉　栄介
IPC分类号： H01L21/82
CPC分类号： H01L23/5258 , H01L21/02167 , H01L21/0217 , H01L21/022 , H01L21/02488 , H01L21/02502 , H01L21/02532 , H01L21/02595 , H01L21/32132 , H01L21/82 , H01L23/53295 , H01L27/0641
摘要：　レーザートリミングにより切断したヒューズ素子が、導電性のある残留物などによりリークすることを防ぐ。そのための手段として、エピタキシャル基板の主面上の溝内の素子分離領域上にヒューズ素子を形成する場合において、素子分離領域とヒューズ素子との間に、熱伝導率が高く、比較的密着性が低い絶縁膜を形成する。レーザートリミングを行ってヒューズ素子を切断する際には、ヒューズ素子の一部と、ヒューズ素子の当該一部の下の絶縁膜とを除去する。
摘要翻译：作为用于防止由于导电残渣等而被激光切割而被切断的熔丝元件泄漏的手段，当在外延基板的主表面上的沟槽内的元件分离区域上形成熔丝元件时，在元件分离区域和保险丝元件之间形成具有高导热性和相对较低粘附性的膜。当进行激光修整以切断熔丝元件时，熔丝元件的一部分和保险丝元件部分下方的绝缘膜被去除。

5. 发明申请

WO2007001316A9 MONOLITHIC VERTICAL JUNCTION FIELD EFFECT TRANSISTOR AND SCHOTTKY BARRIER DIODE FABRICATED FROM SILICON CARBIDE AND METHOD FOR FABRICATING THE SAME 审中-公开
公开(公告)号：WO2007001316A9
公开(公告)日：2007-05-31
申请号：PCT/US2005024189
申请日：2005-07-08
申请人： SEMISOUTH LAB INC , UNIV MISSISSIPPI , MAZZOLA MICHAEL S , MERRETT JOSEPH N
发明人： MAZZOLA MICHAEL S , MERRETT JOSEPH N
IPC分类号： H01L29/15
CPC分类号： H01L29/872 , H01L27/0641 , H01L27/0814 , H01L27/098 , H01L29/0619 , H01L29/0661 , H01L29/1608 , H01L29/6606 , H01L29/66068 , H01L29/8083
摘要： A switching element combining a self-aligned, vertical junction field effect transistor with etched-implanted gate and an integrated antiparallel Schottky barrier diode is described. The anode of the diode is connected to the source of the transistor at the device level in order to reduce losses due to stray inductances. The SiC surface in the SBD anode region is conditioned through dry etching to achieve a low Schottky barrier height so as to reduce power losses associated with the turn on voltage of the SBD.

6. 发明申请

WO2017159282A1 ＥＳＤ保護回路、差動伝送線路、コモンモードフィルタ回路、ＥＳＤ保護デバイスおよび複合デバイス审中-公开
标题翻译： ESD保护电路，差分传输线，共模滤波电路，ESD保护器件和复合器件
公开(公告)号：WO2017159282A1
公开(公告)日：2017-09-21
申请号：PCT/JP2017/007009
申请日：2017-02-24
申请人：株式会社村田製作所
发明人：植木　紀行
IPC分类号： H02H9/04 , H01F17/00 , H01F27/00 , H03H7/09
CPC分类号： H02H9/044 , H01L27/0288 , H01L27/0641 , H01L28/10 , H01L29/866 , H03H7/09 , H03H7/38 , H03H7/427 , H05K1/0245 , H05K1/0259 , H05K1/111 , H05K1/165 , H05K1/185 , H05K3/4632 , H05K2201/0141 , H05K2201/0154 , H05K2201/10174
摘要：ＥＳＤ保護デバイス（１０１Ｄ）は、第１平衡ポートを構成する第１端子（Ｔ１）および第２端子（Ｔ２）と、第２平衡ポートを構成する第３端子（Ｔ３）および第４端子（Ｔ４）と、グランド電極（ＥＧ）に導通するグランド端子（ＧＮＤ）とを備える。第１端子（Ｔ１）と第３端子（Ｔ３）との間には、第１ＥＳＤ保護回路のインダクタンス成分を打ち消す、第１コイルおよび第３コイルを形成されていて、第２端子（Ｔ２）と第４端子（Ｔ４）との間には、第２ＥＳＤ保護回路のインダクタンス成分を打ち消す、第２コイルおよび第４コイルを形成されている。
摘要翻译：
ESD保护装置（101D）包括第一端子（T1）和构成第一平衡端口（T2）的第二端，构成第二平衡端口的第三端子（T3 ）包括和第四端子（T4），并且用于进行接地电极（EG）的接地端子（GND）。所述第一端子和（T1）和第三端子（T3）之间，取消1ESD保护电路的电感成分中，首先是形成线圈和第三线圈，和第二终端（T2）的第一终端（T4），取消2ESD保护电路的电感分量之间4形成的第二线圈和第四线圈。

7. 发明申请

WO2007001316A2 MONOLITHIC VERTICAL JUNCTION FIELD EFFECT TRANSISTOR AND SCHOTTKY BARRIER DIODE FABRICATED FROM SILICON CARBIDE AND METHOD FOR FABRICATING THE SAME 审中-公开
公开(公告)号：WO2007001316A2
公开(公告)日：2007-01-04
申请号：PCT/US2005/024189
申请日：2005-07-08
申请人： SEMISOUTH LABORATORIES, INC. , MISSISSIPPI STATE UNIVERSITY , MAZZOLA, Michael, S. , MERRETT, Joseph, N.
发明人： MAZZOLA, Michael, S. , MERRETT, Joseph, N.
IPC分类号： H01L29/15
CPC分类号： H01L29/872 , H01L27/0641 , H01L27/0814 , H01L27/098 , H01L29/0619 , H01L29/0661 , H01L29/1608 , H01L29/6606 , H01L29/66068 , H01L29/8083
摘要： A switching element combining a self-aligned, vertical junction field effect transistor with etched-implanted gate and an integrated antiparallel Schottky barrier diode is described. The anode of the diode is connected to the source of the transistor at the device level in order to reduce losses due to stray inductances. The SiC surface in the SBD anode region is conditioned through dry etching to achieve a low Schottky barrier height so as to reduce power losses associated with the turn on voltage of the SBD.

8. 发明申请

WO2005104232A1 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SUCH A DEVICE 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2005104232A1
公开(公告)日：2005-11-03
申请号：PCT/IB2005/051293
申请日：2005-04-20
申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V., , VAN NOORT, Wibo, D. , MAGNEE, Petrus, H., C. , NANVER, Lis, K. , DETCHEVERRY, Celine, J. , HAVENS, Ramon, J.
发明人： VAN NOORT, Wibo, D. , MAGNEE, Petrus, H., C. , NANVER, Lis, K. , DETCHEVERRY, Celine, J. , HAVENS, Ramon, J.
IPC分类号： H01L27/08
CPC分类号： H01L27/08 , H01L27/0641
摘要： The invention relates to a semiconductor device (10) comprising a semiconductor body (1) with a high-ohmic semiconductor substrate (2) which is covered with a dielectric layer (3, 4) containing charges, on which dielectric layer one or more passive electronic components (20) comprising conductor tracks (20) are provided, wherein, at the location of the passive elements (20), a region (5) is present at the interface between the semiconductor substrate (2) and the dielectric layer (3, 4), as a result of which the conductivity of an electrically conducting channel induced in the device (10) by the charges is limited at the location of the region (5). According to the invention, the region (5) is formed by deposition and comprises a semi-insulating material. As a result, the device (10) has a very low high-frequency power loss because the inversion channel is formed in the semi-insulating region (5). The device (10) further allows for a higher temperature budget and hence for the integration of active semiconductor elements (8) into the semiconductor body (1). A very suitable semi-insulating material for the region (5) is SiC, SIPOS or POLYDOX.
摘要翻译：本发明涉及一种半导体器件（10），其包括具有高欧姆半导体衬底（2）的半导体本体（1），所述半导体本体（1）被包含电荷的介电层（3,4）覆盖，电介质层上有一个或多个被动提供了包括导体轨道（20）的电子部件（20），其中在无源元件（20）的位置处，在半导体衬底（2）和电介质层（3）之间的界面处存在区域（5），4），其结果是，通过电荷在器件（10）中感应的导电沟道的导电性被限制在区域（5）的位置。根据本发明，区域（5）通过沉积形成并且包括半绝缘材料。结果，由于在半绝缘区域（5）中形成反转沟道，所以器件（10）具有非常低的高频功率损耗。器件（10）还允许更高的温度预算，并且因此用于将有源半导体元件（8）集成到半导体本体（1）中。用于区域（5）的非常合适的半绝缘材料是SiC，SIPOS或POLYDOX。

9. 发明申请

WO2006114753A3 METHOD OF FABRICATING A BIPOLAR TRANSISTOR 审中-公开
标题翻译：制造双极晶体管的方法
公开(公告)号：WO2006114753A3
公开(公告)日：2008-04-03
申请号：PCT/IB2006051261
申请日：2006-04-24
申请人： NXP BV , DONKERS JOHANNES J T M , HIJZEN ERWIN , VAN NOORT WIBO D
发明人： DONKERS JOHANNES J T M , HIJZEN ERWIN , VAN NOORT WIBO D
IPC分类号： H01L21/331 , H01L21/762 , H01L27/06 , H01L29/732 , H01L29/735
CPC分类号： H01L29/66272 , H01L21/76224 , H01L27/0641 , H01L27/0647 , H01L29/6625 , H01L29/66265 , H01L29/732 , H01L29/735
摘要： The invention provides a method for fabricating a bipolar transistor applying a standard shallow trench isolation fabrication method to simultaneously form a vertical bipolar transistor (29) or a lateral bipolar transistor (49) in a first trench (5, 50) and a shallow trench isolation region (27, 270) in a second trench (7, 70). Further, the fabrication method may simultaneously form a vertical bipolar transistor (27) in the first trench (5, 50), a lateral bipolar transistor (49) in a third trench and a shallow trench isolation region (27, 270) in the second trench (7, 70).
摘要翻译：本发明提供了一种制造双极晶体管的方法，其应用标准浅沟槽隔离制造方法，以在第一沟槽（5,50）和浅沟槽隔离中同时形成垂直双极晶体管（29）或横向双极晶体管（49）区域（27,270）在第二沟槽（7,70）中。此外，制造方法可以同时在第一沟槽（5,50）中形成垂直双极晶体管（27），在第三沟槽中形成横向双极晶体管（49），在第二沟槽中形成浅沟槽隔离区域（27,270）沟槽（7,70）。

10. 发明申请

WO2007075996A3 APPARATUS AND METHOD FOR A FAST RECOVERY RECTIFIER STRUCTURE 审中-公开
标题翻译：快速恢复整流器结构的装置和方法
公开(公告)号：WO2007075996A3
公开(公告)日：2007-08-30
申请号：PCT/US2006048986
申请日：2006-12-20
申请人： QSPEED SEMICONDUCTOR INC , FRANCIS RICHARD , FAN YANG YU , JOHNSON ERIC , HOANG HY
发明人： FRANCIS RICHARD , FAN YANG YU , JOHNSON ERIC , HOANG HY
IPC分类号： H01L29/872 , H01L27/07 , H01L29/772
CPC分类号： H01L29/872 , H01L27/0641 , H01L27/0814 , H01L27/0817 , H01L29/0623 , H01L29/7722 , H01L29/8083 , H01L29/861 , H01L29/8725
摘要： An apparatus and method for a fast recovery rectifier structure. Specifically, the structure includes a substrate (120) of a first dopant. A first epitaxial layer (140) lightly doped with the first dopant is coupled to the substrate. A first metallization layer (190) is coupled to the first epitaxial layer. A plurality of trenches (175) is recessed into the first epitaxial layer, each of which is coupled to the metallization layer. The device also includes a plurality of wells each doped with a second dopant type, wherein each well is formed beneath and adjacent to a corresponding trench. A plurality of oxide layers (170) is formed on walls and a bottom of a corresponding trench. A plurality of channel regions doped with the first dopant is formed within the first epitaxial layer between two corresponding wells. Each of the plurality of channel regions (150) is more highly doped with the first dopant than the first epitaxial layer.
摘要翻译：一种快速恢复整流器结构的装置和方法。具体地，该结构包括第一掺杂剂的衬底（120）。轻掺杂有第一掺杂剂的第一外延层（140）被耦合到衬底。第一金属化层（190）耦合到第一外延层。多个沟槽（175）凹陷到第一外延层中，每个沟槽耦合到金属化层。该器件还包括多个阱，每个阱均掺杂有第二掺杂剂类型，其中每个阱形成在相应沟槽的下面并与其相邻。多个氧化物层（170）形成在相应沟槽的壁和底部上。掺杂有第一掺杂剂的多个沟道区在两个对应的阱之间的第一外延层内形成。多个通道区域（150）中的每一个与第一外延层相比第一掺杂物更加高掺杂。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式