会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明申请
    • 볼 게임 연습 장치
    • 球游戏训练装置
    • WO2016114616A1
    • 2016-07-21
    • PCT/KR2016/000429
    • 2016-01-15
    • 조병구한창석천창희
    • 조병구한창석천창희
    • A63B69/00A63B69/40A63B47/02A63B61/00A63B63/08A63B67/00
    • A63B69/40A63B24/00A63B47/002A63B47/02A63B47/021A63B47/025A63B61/003A63B63/004A63B63/083A63B69/002A63B69/0071A63B69/0095A63B69/409A63B71/02A63B71/023A63B71/0669A63B2024/0025A63B2024/004A63B2071/025A63B2207/02A63B2220/10A63B2220/30A63B2220/805A63B2220/807A63B2220/833A63B2225/09
    • 외부로부터 구장의 내부로 발사된 볼을 받고 차는 연습(축구, 족구 등), 위에서 떨어지는 볼을 그대로 공격하는 스파이크 연습(배구, 족구 등), 공중볼을 손으로 잡아 슛하는 연습(농구) 등의 다양한 볼 게임을 연습할 수 있도록 볼을 발사하는 볼 게임 연습 장치가 제공된다. 상기 볼 게임 연습 장치는 중앙부분으로 양쪽으로 하향 경사진 바닥면과, 상기 일측 코너에서 타측 코너쪽으로 하향 경사진 이송골(transfer furrow)이 형성된 구장(soccer field)을 구비하며, 상기 구장의 터치라인과 골라인이 접하는 코너 또는 중앙영역에 설치되어 공수용기에 수용된 연습볼을 상기 구장을 향해 발사하는 연습볼 발사장치와; 상기 구장의 바닥면의 상부에 설치되어 상면 공투입구로 낙하된 연습볼을 수용하고, 상기 수용된 연습볼을 배출제어신호에 의해 하부에 회동가능하게 설치된 낙하통로를 통해 상기 구장의 상면으로 수평방향 또는 수직방향에서 배출하는 볼배급기 및 상기 이송골을 따라 한곳으로 모아진 연습볼을 자동으로 회수하여 상기 연습볼 발사장치와 볼배급기로 공급하는 공회수기를 포함하여 구성된다.
    • 提供了一种球类游戏训练装置,其发射球,从而能够实施各种球类游戏,例如从外部接收和踢球到运动场(足球,脚排球等),直接执行犯规 从上方踢球(排球,脚排球等),练习在空中(篮球)射门。 球类运动训练装置包括:足底场,其底面形成在其中心部分,以向下倾斜到两侧;以及传送沟,其从一个角向下倾斜到另一个角; 安装在足球场的触摸线和目标线的拐角处的足球发射装置,或足球场的中心区域,用于向球场发射容纳在球容器中的训练球; 安装在足球场底面顶部的球分配器,用于接收落入上表面球插入孔的训练球,并将接收到的训练球在水平方向上排放到足球场的上表面 或垂直方向根据排放控制信号经由下降路径可旋转地安装在底部; 以及球收集器,用于自动收集沿着转移沟的一个地方收集的训练球,并将训练球供应到训练球发射装置和球分配器。
    • 5. 发明申请
    • 반도체 검증용 FPGA 보드의 뱅크구조
    • 用于半导体验证的FPGA板的银行结构
    • WO2010143881A2
    • 2010-12-16
    • PCT/KR2010/003692
    • 2010-06-09
    • (주)브이알인사이트국일호박종진한창석강성태
    • 국일호박종진한창석강성태
    • G01R31/3177G01R31/3183
    • G01R31/318519
    • 본 발명은 반도체 검증용 FPGA 보드의 뱅크구조에 관한 것으로, 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서, 반도체 검증을 위한 논리회로가 내장된 FPGA 소자와 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 적어도 하나 이상의 FPGA 보드 및 상기 FPGA 소자에 구성되는 다수의 입/출력핀을 임의의 개수로 나누어 다수의 영역으로 각각 할당하고, 각 할당된 영역에 대응하게 상기 FPGA보드에 구비된 커넥터에도 다수의 영역으로 할당하며, 상기 FPGA 소자의 입/출력핀 할당영역과 커넥터에 할당된 영역을 대응하게 집적화시켜 구성되는 것을 특징으로 한다. 이와 같이 구성되는 본 발명은 FPGA 보드를 구성하는데 있어 FPGA 소자와 커넥터간의 연결을 최적화시킬 수 있는 이점이 있다.
    • 本发明涉及用于半导体验证的FPGA板的存储体结构。 用于半导体设计验证的可编程逻辑器件(PLD)板包括:至少一个FPGA板,其具有用于半导体验证的逻辑电路的FPGA器件,以及用于向FPGA器件输入/输出信号的多个连接器。 FPGA器件的多个输入/输出引脚被分成任意数量的组,每个组被分配给多个位置中的每一个。 FPGA板上的连接器也分配给与分配输入/输出引脚的各个位置对应的多个位置。 分配FPGA器件的输入/输出引脚的位置相应地与分配连接器的位置集成。 如上配置的FPGA板优化了FPGA器件和连接器之间的连接。