专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2020013546A1 공 상승 장치 审中-公开
公开(公告)号：WO2020013546A1
公开(公告)日：2020-01-16
申请号：PCT/KR2019/008347
申请日：2019-07-08
申请人： 조병구 , 정연욱 , 김보섭 , 한창석
发明人： 조병구 , 정연욱 , 김보섭 , 한창석
IPC分类号： A63B47/00 , B65G33/04
摘要： 본 발명의 공 상승 장치는 나선형의 공 이송 방식을 채택하여 공의 이동이 원활하고 자유 궤적 경로를 따라 이동 가능하며, 설치와 운영이 편리하고 장치의 내구성과 강도가 우수하다. 공 상승 장치는 실내는 물론 야외에 설치하여 교육, 오락 또는 관람 목적으로 사용할 수 있다. 공 상승장치는 공기가 충전되어 팽창된 구기 종목의 공을 신속하게 이동시킬 수 있으며 공 자동 공급 시스템으로 스포츠 시설과 연계하여 설치될 수 있다.

2. 发明申请

WO2016114616A1 볼 게임 연습 장치 审中-公开
标题翻译：球游戏训练装置
公开(公告)号：WO2016114616A1
公开(公告)日：2016-07-21
申请号：PCT/KR2016/000429
申请日：2016-01-15
申请人： 조병구 , 한창석 , 천창희
发明人： 조병구 , 한창석 , 천창희
IPC分类号： A63B69/00 , A63B69/40 , A63B47/02 , A63B61/00 , A63B63/08 , A63B67/00
CPC分类号： A63B69/40 , A63B24/00 , A63B47/002 , A63B47/02 , A63B47/021 , A63B47/025 , A63B61/003 , A63B63/004 , A63B63/083 , A63B69/002 , A63B69/0071 , A63B69/0095 , A63B69/409 , A63B71/02 , A63B71/023 , A63B71/0669 , A63B2024/0025 , A63B2024/004 , A63B2071/025 , A63B2207/02 , A63B2220/10 , A63B2220/30 , A63B2220/805 , A63B2220/807 , A63B2220/833 , A63B2225/09
摘要： 외부로부터 구장의 내부로 발사된 볼을 받고 차는 연습(축구, 족구 등), 위에서 떨어지는 볼을 그대로 공격하는 스파이크 연습(배구, 족구 등), 공중볼을 손으로 잡아 슛하는 연습(농구) 등의 다양한 볼 게임을 연습할 수 있도록 볼을 발사하는 볼 게임 연습 장치가 제공된다. 상기 볼 게임 연습 장치는 중앙부분으로 양쪽으로 하향 경사진 바닥면과, 상기 일측 코너에서 타측 코너쪽으로 하향 경사진 이송골(transfer furrow)이 형성된 구장(soccer field)을 구비하며, 상기 구장의 터치라인과 골라인이 접하는 코너 또는 중앙영역에 설치되어 공수용기에 수용된 연습볼을 상기 구장을 향해 발사하는 연습볼 발사장치와; 상기 구장의 바닥면의 상부에 설치되어 상면 공투입구로 낙하된 연습볼을 수용하고, 상기 수용된 연습볼을 배출제어신호에 의해 하부에 회동가능하게 설치된 낙하통로를 통해 상기 구장의 상면으로 수평방향 또는 수직방향에서 배출하는 볼배급기 및 상기 이송골을 따라 한곳으로 모아진 연습볼을 자동으로 회수하여 상기 연습볼 발사장치와 볼배급기로 공급하는 공회수기를 포함하여 구성된다.
摘要翻译：提供了一种球类游戏训练装置，其发射球，从而能够实施各种球类游戏，例如从外部接收和踢球到运动场（足球，脚排球等），直接执行犯规从上方踢球（排球，脚排球等），练习在空中（篮球）射门。球类运动训练装置包括：足底场，其底面形成在其中心部分，以向下倾斜到两侧;以及传送沟，其从一个角向下倾斜到另一个角; 安装在足球场的触摸线和目标线的拐角处的足球发射装置，或足球场的中心区域，用于向球场发射容纳在球容器中的训练球; 安装在足球场底面顶部的球分配器，用于接收落入上表面球插入孔的训练球，并将接收到的训练球在水平方向上排放到足球场的上表面或垂直方向根据排放控制信号经由下降路径可旋转地安装在底部; 以及球收集器，用于自动收集沿着转移沟的一个地方收集的训练球，并将训练球供应到训练球发射装置和球分配器。

3. 发明申请

WO2010143876A3 반도체 검증용 적층형 ＦＰＧＡ 보드 审中-公开
公开(公告)号：WO2010143876A3
公开(公告)日：2010-12-16
申请号：PCT/KR2010/003686
申请日：2010-06-09
申请人： (주)브이알인사이트 , 국일호 , 박종진 , 한창석 , 강성태
发明人： 국일호 , 박종진 , 한창석 , 강성태
IPC分类号： G01R31/3177 , G01R31/3183
摘要： 본 발명은 반도체 설계물 검증용 프로토 타이핑 시스템의 적층형 ＦＰＧＡ 보드에 관한 것으로, 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서, 반도체 검증을 위한 논리회로가 내장된 FPGA칩과 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 적어도 하나 이상의 FPGA 보드 및 상기 커넥터와 연결 가능하게 대응하는 위치에 커넥터가 구비되고, 다수의 상기 FPGA 보드간에 신호를 선택적으로 연결하는 스위칭 보드를 포함하고, 상기 FPGA 보드와 상기 스위칭 보드에 각각 구비된 커넥터를 통해 다층 배열로 연결하여 반도체 설계물을 검증하는 것을 특징으로 한다. 이와 같이 구성되는 본 발명은 보드간에 유연한 연결과 배선설계의 어려움, 공간적 제약의 문제점 등 기존 방식의 다양한 문제점을 해소할 수 있는 효과가 있다.

4. 发明申请

WO2011083940A3 발광 다이오드 및 그것을 제조하는 방법 审中-公开
公开(公告)号：WO2011083940A3
公开(公告)日：2011-07-14
申请号：PCT/KR2011/000002
申请日：2011-01-03
申请人： 서울옵토디바이스주식회사 , 김광중 , 한창석 , 최승규 , 남기범 , 김남윤 , 김경해 , 윤주형 , 예경희
发明人： 김광중 , 한창석 , 최승규 , 남기범 , 김남윤 , 김경해 , 윤주형 , 예경희
IPC分类号： H01L33/04 , H01L33/12 , H01L33/14
摘要： 신뢰성 있는 발광 다이오드 및 그것을 제조하는 방법이 개시된다. 본 발명의 일 태양에 따른 발광 다이오드는, 실리콘이 도핑된 n형 콘택층; p형 콘택층; n형 콘택층과 p형 콘택층 사이에 개재된 활성 영역; n형 콘택층과 활성 영역 사이에 개재된 초격자층; 초격자층과 n형 콘택층 사이에 개재된 언도프트 중간층; 및 언도프트층과 초격자층 사이에 개재된 전자 보강층을 포함한다. 초격자층은 활성 영역에 가장 가까운 마지막 층에만 의도적으로 실리콘이 도핑되며, 마지막 층의 실리콘 도핑 농도는 n형 콘택층의 실리콘 도핑 농도보다 높다. 활성 영역에 가깝게 위치하는 초격자층의 거의 모든 층에 실리콘을 의도적으로 도핑하지 않기 때문에 누설 전류를 감소시킬 수 있으며, 활성 영역에 가장 가까운 마지막층에 고농도의 실리콘을 도핑함으로써 접합(junction) 특성이 나빠지는 것을 방지하여 정전 방전 특성을 개선할 수 있다.

5. 发明申请

WO2010143881A2 반도체 검증용 ＦＰＧＡ 보드의 뱅크구조 审中-公开
标题翻译：用于半导体验证的FPGA板的银行结构
公开(公告)号：WO2010143881A2
公开(公告)日：2010-12-16
申请号：PCT/KR2010/003692
申请日：2010-06-09
申请人： (주)브이알인사이트 , 국일호 , 박종진 , 한창석 , 강성태
发明人： 국일호 , 박종진 , 한창석 , 강성태
IPC分类号： G01R31/3177 , G01R31/3183
CPC分类号： G01R31/318519
摘要： 본 발명은 반도체 검증용 FPGA 보드의 뱅크구조에 관한 것으로, 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서, 반도체 검증을 위한 논리회로가 내장된 FPGA 소자와 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 적어도 하나 이상의 FPGA 보드 및 상기 FPGA 소자에 구성되는 다수의 입/출력핀을 임의의 개수로 나누어 다수의 영역으로 각각 할당하고, 각 할당된 영역에 대응하게 상기 FPGA보드에 구비된 커넥터에도 다수의 영역으로 할당하며, 상기 FPGA 소자의 입/출력핀 할당영역과 커넥터에 할당된 영역을 대응하게 집적화시켜 구성되는 것을 특징으로 한다. 이와 같이 구성되는 본 발명은 FPGA 보드를 구성하는데 있어 FPGA 소자와 커넥터간의 연결을 최적화시킬 수 있는 이점이 있다.
摘要翻译：本发明涉及用于半导体验证的FPGA板的存储体结构。用于半导体设计验证的可编程逻辑器件（PLD）板包括：至少一个FPGA板，其具有用于半导体验证的逻辑电路的FPGA器件，以及用于向FPGA器件输入/输出信号的多个连接器。 FPGA器件的多个输入/输出引脚被分成任意数量的组，每个组被分配给多个位置中的每一个。 FPGA板上的连接器也分配给与分配输入/输出引脚的各个位置对应的多个位置。分配FPGA器件的输入/输出引脚的位置相应地与分配连接器的位置集成。如上配置的FPGA板优化了FPGA器件和连接器之间的连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式