专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010143876A3 반도체 검증용 적층형 ＦＰＧＡ 보드 审中-公开
公开(公告)号：WO2010143876A3
公开(公告)日：2010-12-16
申请号：PCT/KR2010/003686
申请日：2010-06-09
申请人： (주)브이알인사이트 , 국일호 , 박종진 , 한창석 , 강성태
发明人： 국일호 , 박종진 , 한창석 , 강성태
IPC分类号： G01R31/3177 , G01R31/3183
摘要： 본 발명은 반도체 설계물 검증용 프로토 타이핑 시스템의 적층형 ＦＰＧＡ 보드에 관한 것으로, 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서, 반도체 검증을 위한 논리회로가 내장된 FPGA칩과 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 적어도 하나 이상의 FPGA 보드 및 상기 커넥터와 연결 가능하게 대응하는 위치에 커넥터가 구비되고, 다수의 상기 FPGA 보드간에 신호를 선택적으로 연결하는 스위칭 보드를 포함하고, 상기 FPGA 보드와 상기 스위칭 보드에 각각 구비된 커넥터를 통해 다층 배열로 연결하여 반도체 설계물을 검증하는 것을 특징으로 한다. 이와 같이 구성되는 본 발명은 보드간에 유연한 연결과 배선설계의 어려움, 공간적 제약의 문제점 등 기존 방식의 다양한 문제점을 해소할 수 있는 효과가 있다.

2. 发明申请

WO2010143881A2 반도체 검증용 ＦＰＧＡ 보드의 뱅크구조 审中-公开
标题翻译：用于半导体验证的FPGA板的银行结构
公开(公告)号：WO2010143881A2
公开(公告)日：2010-12-16
申请号：PCT/KR2010/003692
申请日：2010-06-09
申请人： (주)브이알인사이트 , 국일호 , 박종진 , 한창석 , 강성태
发明人： 국일호 , 박종진 , 한창석 , 강성태
IPC分类号： G01R31/3177 , G01R31/3183
CPC分类号： G01R31/318519
摘要： 본 발명은 반도체 검증용 FPGA 보드의 뱅크구조에 관한 것으로, 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서, 반도체 검증을 위한 논리회로가 내장된 FPGA 소자와 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 적어도 하나 이상의 FPGA 보드 및 상기 FPGA 소자에 구성되는 다수의 입/출력핀을 임의의 개수로 나누어 다수의 영역으로 각각 할당하고, 각 할당된 영역에 대응하게 상기 FPGA보드에 구비된 커넥터에도 다수의 영역으로 할당하며, 상기 FPGA 소자의 입/출력핀 할당영역과 커넥터에 할당된 영역을 대응하게 집적화시켜 구성되는 것을 특징으로 한다. 이와 같이 구성되는 본 발명은 FPGA 보드를 구성하는데 있어 FPGA 소자와 커넥터간의 연결을 최적화시킬 수 있는 이점이 있다.
摘要翻译：本发明涉及用于半导体验证的FPGA板的存储体结构。用于半导体设计验证的可编程逻辑器件（PLD）板包括：至少一个FPGA板，其具有用于半导体验证的逻辑电路的FPGA器件，以及用于向FPGA器件输入/输出信号的多个连接器。 FPGA器件的多个输入/输出引脚被分成任意数量的组，每个组被分配给多个位置中的每一个。 FPGA板上的连接器也分配给与分配输入/输出引脚的各个位置对应的多个位置。分配FPGA器件的输入/输出引脚的位置相应地与分配连接器的位置集成。如上配置的FPGA板优化了FPGA器件和连接器之间的连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式