专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2003098698A1 半導体装置审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2003098698A1
公开(公告)日：2003-11-27
申请号：PCT/JP2003/006173
申请日：2003-05-19
申请人：松下電器産業株式会社 , 井上彰 , 浅井明 , 大西照人 , 空田晴之 , 原義博 , 高木剛
发明人：井上彰 , 浅井明 , 大西照人 , 空田晴之 , 原義博 , 高木剛
IPC分类号： H01L29/78
CPC分类号： H01L29/66772 , H01L21/76895 , H01L29/783 , H01L29/78615 , H01L29/78621
摘要：本発明の半導体装置及びその製造方法は、半導体基板の所定領域(110)の上にゲート絶縁膜を形成し、ゲート絶縁膜の上にゲート電極(G)を形成し、所定領域(110)の平面視におけるゲート電極(G)の両側に位置する部分にそれぞれソース領域及びドレイン領域(2)を形成し、所定領域(110)のうちのソース領域及びドレイン領域(2)を除く領域からなるボディ領域(4)とゲート電極(G)とを電気的に接続するコンタクト(C1)を形成し、コンタクト(C1)のゲート電極(G)への接続部分を、平面視においてゲート電極(G)に交差するように形成する。
摘要翻译：一种半导体器件及其制造方法。在半导体衬底的预定区域（110）上形成栅极绝缘膜。栅电极（G）形成在栅绝缘膜上。当从上方观察预定区域（110）的栅电极（G）时，源极区域和漏极区域（2）分别形成在两侧。形成电连接由除了预定区域（110）的源极和漏极区域（2）之外的区域和栅极电极（G）构成的体区域（4）的触点（C1）。当从上方观察时，触点（C1）与栅电极（G）的接合部与栅电极（G）交叉。

2. 发明申请

WO2005106949A1 半導体の製造方法及び半導体装置审中-公开
标题翻译：半导体制造方法和半导体器件
公开(公告)号：WO2005106949A1
公开(公告)日：2005-11-10
申请号：PCT/JP2005/007031
申请日：2005-04-11
申请人：松下電器産業株式会社 , 井上彰 , 空田晴之 , 川島良男 , 高木剛
发明人：井上彰 , 空田晴之 , 川島良男 , 高木剛
IPC分类号： H01L21/8234
CPC分类号： H01L21/02381 , H01L21/02532 , H01L21/02639 , H01L21/76229 , H01L21/823412 , H01L21/823481 , H01L27/0207 , H01L27/088
摘要：　本発明の半導体装置の製造方法は、主面を有する半導体層を備えた基板であって、主面を複数の素子活性領域５０、６０に区分する分離領域７０内に形成された素子分離構造（ＳＴＩ）を有する基板を用意する工程（Ａ）と、半導体層の主面における複数の素子活性領域５０、６０のうちの選択された素子活性領域５０上にＳｉおよびＧｅを含むエピタキシャル層を成長させる工程（Ｂ）と、複数の素子活性領域５０、６０のうち、エピタキシャル層が形成された素子活性領域５０、およびエピタキシャル層が形成されていない素子活性領域A２の各々に、トランジスタを形成する工程（Ｃ）とを含む。工程（Ａ）は、分離領域７０内において、素子分離構造（ＳＴＩ）に囲まれた複数のダミー領域８０を形成する工程（ａ１）を含み、工程（Ｂ）は、複数のダミー領域８０のうちの選択された領域上にエピタキシャル層と同じ材料からなる層を成長させる工程（ｂ１）を含む。
摘要翻译：一种半导体器件制造方法，包括制备具有主表面的半导体层的衬底和形成在将主表面分成元件有源区域（50）的隔离区域（70）中的元件隔离结构（STI）的衬底的步骤（A），60），在所述半导体层的主表面中的所述元件有源区（50,60）中，在所述元件有源区（50）上生长含有Si和Ge的外延层的工序（B）（C）在元件有源区（50）中制造晶体管，其中外延层由元件有源区（50,60）形成，并且在不形成外延层的元件有源区（A2）中。步骤（A）包括形成由隔离区域（70）中的元件隔离结构（STI）包围的虚拟区域（80）的子步骤（a1）。步骤（B）包括在虚拟区域（80）的选定区域上生长与外延层相同的材料的层的子步骤（b1）。

3. 发明申请

WO2004070847A1 電界効果トランジスタ及びその製造方法、相補型電界効果トランジスタ审中-公开
标题翻译：场效应晶体管及其制造方法和补充场效应晶体管
公开(公告)号：WO2004070847A1
公开(公告)日：2004-08-19
申请号：PCT/JP2004/001321
申请日：2004-02-09
申请人：松下電器産業株式会社 , 原義博 , 高木剛
发明人：原義博 , 高木剛
IPC分类号： H01L29/78
CPC分类号： H01L29/783 , H01L21/823807 , H01L21/823814 , H01L21/823828 , H01L27/092
摘要：　半導体基板の上に設けられた第１導電型の不純物を含むボディ領域を有する半導体層と、半導体層の上に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられたゲート電極と、半導体層のうち、ゲート電極の側下方に位置する領域に設けられ、第２導電型の不純物を含むソース領域及びドレイン領域とを備え、ゲート電極とボディ領域とが電気的に短絡されている電界効果トランジスタであって、半導体層からソース領域及びドレイン領域を除いた領域のうち、ソース領域またはドレイン領域との接合部の少なくとも一部は、ボディ領域のうちソース領域及びドレイン領域との接合部を除く部分よりも高濃度で第１導電型の不純物を含んでいる。
摘要翻译：场效应晶体管包括设置在半导体衬底上并具有包含第一导电类型的杂质的体区的半导体层，设置在半导体层上的栅极绝缘膜，设置在栅极绝缘膜上的栅电极以及源极和漏极在栅电极下方对角设置半导体层并含有第二导电类型杂质的区域。栅电极与身体区域电短路。第一导电类型的杂质的浓度至少部分地连接到除了源极和漏极区域之外的源极或漏极区域的半导体层的接合部分比在体区域中的结合部分的浓度高，源极和漏极区域。

4. 发明申请

WO2002086976A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2002086976A1
公开(公告)日：2002-10-31
申请号：PCT/JP2002/003890
申请日：2002-04-18
申请人：松下電器産業株式会社 , 井上彰 , 高木剛 , 原義博 , 久保実
发明人：井上彰 , 高木剛 , 原義博 , 久保実
IPC分类号： H01L29/78
CPC分类号： H01L29/78696 , H01L29/1054 , H01L29/165 , H01L29/783 , H01L29/78606 , H01L29/78687 , H01L29/802
摘要： A semiconductor layer (30) of a gradient SiGe-HDTMOS is composed of an upper Si film (12), an Si buffer layer (13), an Si1-xGex film (14), and an Si cap layer (15). Between the source region (20a) and the drain region (20b) of the semiconductor layer (30), a high-concentration n-type Si body region (22), an n Si region (23), an Si cap region (25), and an SiGe channel region (24) are provided. The Ge composition ratio x of the Si1-xGex film (14) increases from the Si buffer layer (13) toward the Si cap layer (15). In a p-type HDTMOS, the electron current of the substrate current decreases.
摘要翻译：梯度SiGe-HDTMOS的半导体层（30）由上部Si膜（12），Si缓冲层（13），Si1-xGex膜（14）和Si覆盖层（15）构成。在半导体层（30）的源极区域（20a）和漏极区域（20b）之间，形成高浓度n型Si体区域（22），n + Si区域（23），Si 帽区域（25）和SiGe沟道区域（24）。 Si1-xGex膜（14）的Ge组成比x从Si缓冲层（13）向Si覆盖层（15）增加。在p型HDTMOS中，衬底电流的电子电流降低。

5. 发明申请

WO2002082526A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2002082526A1
公开(公告)日：2002-10-17
申请号：PCT/JP2002/003365
申请日：2002-04-03
申请人：松下電器産業株式会社 , 森田清之 , 三宅正司 , 上田路人 , 大塚隆 , 西川孝司 , 井上彰 , 高木剛 , 原義博 , 久保実
发明人：森田清之 , 三宅正司 , 上田路人 , 大塚隆 , 西川孝司 , 井上彰 , 高木剛 , 原義博 , 久保実
IPC分类号： H01L21/316
CPC分类号： H01L29/802 , H01L21/823807 , H01L21/84 , H01L27/092 , H01L27/10873 , H01L27/11502 , H01L27/11507 , H01L27/1203 , H01L27/1214 , H01L27/1222 , H01L28/55 , H01L29/1054 , H01L29/783 , H01L29/78687
摘要： A silicon oxide film (102), a Pt film (103x), a Ti film (104x), and a PZT film (105x) are deposited on an Si substrate (101) in order. The Si substrate (101) is placed in a chamber (106), and the PZT film (105x) is irradiated with a millimeter wave (108). By the irradiation, the dielectric films such as the PZT film can be locally heated. Thus, the leak characteristics of the dielectric films can be improved without adversely influencing the device on the Si substrate (101).
摘要翻译：在Si衬底（101）上依次沉积氧化硅膜（102），Pt膜（103x），Ti膜（104x）和PZT膜（105x）。将Si衬底（101）放置在室（106）中，并用毫米波（108）照射PZT膜（105x）。通过照射，可以局部加热诸如PZT膜的电介质膜。因此，可以提高电介质膜的泄漏特性，而不会对Si衬底（101）上的器件产生不利影响。

6. 发明申请

WO2002061842A1 半導体結晶膜およびその製造方法审中-公开
标题翻译：半导体晶体薄膜及其制备方法
公开(公告)号：WO2002061842A1
公开(公告)日：2002-08-08
申请号：PCT/JP2002/000737
申请日：2002-01-30
申请人：松下電器産業株式会社 , 神澤好彦 , 齋藤徹 , 能澤克弥 , 久保実 , 原義博 , 高木剛 , 川島孝啓
发明人：神澤好彦 , 齋藤徹 , 能澤克弥 , 久保実 , 原義博 , 高木剛 , 川島孝啓
IPC分类号： H01L29/161
CPC分类号： H01L21/02381 , H01L21/02447 , H01L21/0245 , H01L21/02505 , H01L21/02507 , H01L21/02529 , H01L21/02532 , H01L21/0262 , H01L21/02661 , H01L29/155 , H01L29/1608 , H01L29/7378 , H01L29/802
摘要： A multilayer film (10) in which a plurality of Si1-x1-y1Gex1Cy1 (0 y2) layers having a composition having a greater proportion of Ge, such as Si0.2Ge0.8 layer (12), are alternately laminated. The multilayer film allows the expansion of the range wherein a semiconductor crystal layer having C atoms in lattice positions is capable of functioning as a SiGeC layer to a composition having a greater proportion of Ge.
摘要翻译：多层膜（10），其中具有Ge比例较低的组成的多个Si1-x1-y1Gex1Cy1（0 y2）例如Si0.2Ge0.8层（12）交替层压。多层膜允许扩展范围，其中具有晶格位置的C原子的半导体晶体层能够作为具有较大比例Ge的组成的SiGeC层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式