专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2008078649A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2008078649A1
公开(公告)日：2008-07-03
申请号：PCT/JP2007/074543
申请日：2007-12-20
申请人：日本電気株式会社 , 植木誠 , 山本博規 , 林喜宏 , 伊藤文則 , 福本能之
发明人：植木誠 , 山本博規 , 林喜宏 , 伊藤文則 , 福本能之
IPC分类号： H01L21/768 , H01L21/312 , H01L23/522
CPC分类号： H01L21/31633 , C23C16/30 , H01L21/02126 , H01L21/02164 , H01L21/02167 , H01L21/0217 , H01L21/022 , H01L21/02203 , H01L21/02216 , H01L21/02274 , H01L21/3122 , H01L21/31695 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L21/76835 , H01L21/76849 , H01L21/76856 , H01L21/76867 , H01L21/76883 , H01L21/76886 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要：【課題】　配線の信頼性劣化を抑制し、配線の実効誘電率を低減する。【解決手段】　半導体装置の銅含有配線がバリア絶縁膜で被覆されており、前記バリア絶縁膜が、不飽和炭化水素とアモルファスカーボンとを含む有機シリカの成分を含有するものである。前記銅含有配線を、不飽和炭化水素とアモルファスカーボンを含む有機シリカ構造のバリア絶縁膜で被覆する。したがって、本発明によれば、銅含有配線の信頼性を劣化させることなく、配線間容量を低減でき、そのため、高速、低消費電力なＬＳＩを実現できる。
摘要翻译：本发明旨在抑制布线的可靠性的劣化并降低布线的有效介电常数。具体公开了一种半导体器件，其中含铜布线被阻挡绝缘膜覆盖，并且阻挡绝缘膜含有含有不饱和烃和无定形碳的有机二氧化硅成分。也就是说，含有铜的布线被具有含有不饱和烃和无定形碳的有机二氧化硅结构的阻隔绝缘膜覆盖。因此，在不劣化含铜布线的可靠性的情况下降低线间电容，从而实现低功耗的高速LSI。

2. 发明申请

WO2006051816A1 半導体装置、及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2006051816A1
公开(公告)日：2006-05-18
申请号：PCT/JP2005/020538
申请日：2005-11-09
申请人：日本電気株式会社 , 三浦貞彦 , 林喜宏
发明人：三浦貞彦 , 林喜宏
IPC分类号： H01L21/8246 , H01L27/10 , H01L27/105
CPC分类号： G11C11/16 , B82Y10/00 , H01L27/228
摘要：　本発明による半導体装置は、メモリアレイと、メモリアレイと同一基板上に形成された周辺回路部とを備えている。メモリアレイは、ＭＴＪと、ＭＴＪにデータを書き込む書き込み電流が流されるワード線とビット線とを含む。ワード線とビット線とは、それぞれ、導体部と、導体部を被覆するヨーク層とを含む。その一方で、周辺回路部の配線からは、強磁性層が排除されている。かかる構成の半導体装置では、周辺回路部の配線から強磁性層が積極的に排除されているため、配線のインダクタンスの増加によって周辺回路部が誤動作することを防止することができる。
摘要翻译：公开了一种半导体器件，其包括存储器阵列和形成在与存储器阵列相同的衬底中的外围电路。存储器阵列包括一个MTJ，以及一个字线和位线，用于将数据写入MTJ的写入电流通过该位线。字线和位线分别具有覆盖导体部分的导体部分和轭体层。同时，从外围电路的布线中消除铁磁层。由于在具有这种结构的半导体器件中铁磁层容易从外围电路的布线中消除，所以可以防止由布线的电感增加引起的外围电路的故障。

3. 发明申请

WO2005096364A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2005096364A1
公开(公告)日：2005-10-13
申请号：PCT/JP2005/006180
申请日：2005-03-30
申请人：日本電気株式会社 , 田上政由 , 林喜宏
发明人：田上政由 , 林喜宏
IPC分类号： H01L21/3205
CPC分类号： H01L23/585 , H01L23/522 , H01L23/562 , H01L24/03 , H01L24/05 , H01L24/48 , H01L2224/04042 , H01L2224/05093 , H01L2224/05096 , H01L2224/05553 , H01L2224/451 , H01L2224/48463 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01022 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01327 , H01L2924/05042 , H01L2924/30105 , H01L2924/3025 , H01L2224/05556 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2224/85399 , H01L2224/05599
摘要：　膜強度及び密着性が低い低誘電率層間絶縁膜を用いた半導体装置に対して、チップ面積や回路の配置に影響を与えずに構造的な強度を高めることによって、プロセス時やパッケージング時に発生する膜剥がれや膜破壊を抑制する。これまでは、補強配線パターン（配線ダミーパターン）は配線層中のみに形成されていたが、上下配線層中に形成された補強配線パターンが重なり合う領域に、回路とは電気的に接続されていない多数の補強ビアパターンを形成し、補強配線パターンを相互に接続する。
摘要翻译：在使用具有低膜强度和附着力的低介电常数层间绝缘膜的半导体器件中，通过提高结构强度而不影响电路的芯片面积或布置来抑制加工或封装期间的膜分离和膜断裂。通常，仅在布线层中形成加强布线图案（布线虚设图案）。在本发明中，在层间绝缘膜的形成在两侧的布线层中的增强布线图案重叠的区域中形成有与电路不电连接的许多加强通孔图案，从而将加强布线图案与每个其他。

4. 发明申请

WO2004112138A1 半導体デバイスおよびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2004112138A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008450
申请日：2004-06-16
申请人：日本電気株式会社 , 林喜宏 , 井上尚也 , 肱岡健一郎
发明人：林喜宏 , 井上尚也 , 肱岡健一郎
IPC分类号： H01L27/04
CPC分类号： H01L28/10 , H01L21/8221 , H01L23/5227 , H01L23/552 , H01L27/0617 , H01L27/0688 , H01L27/08 , H01L29/0657 , H01L2924/00011 , H01L2924/0002 , H01L2924/00 , H01L2224/80001
摘要：【課題】　インダクタが形成されたＲＦ回路とデジタル回路とを同一チップ上に搭載できるようにする。【解決手段】　シリコン基板１上の素子分離膜２によって分離された領域内にＭＯＳＦＥＴ３が形成されている。ＲＦ回路領域１００には、第１の層間絶縁膜４を貫いてシリコン基板内部に到達する、低誘電率絶縁物が埋設された低誘電率絶縁体ロッド８が複数配置されている。ＲＦ回路領域１００上の層間絶縁膜内には多層配線を利用したインダクタ４０が形成されている。インダクタの磁心及びその周囲には、高透磁率材料と低誘電率材料とが混合された複合材料が埋め込まれた高透磁率分離領域１９が形成されている。
摘要翻译：本发明旨在安装在同一芯片上形成电感器的数字电路和RF电路。解决问题的手段在硅衬底（1）上通过器件隔离膜（2）隔离该区域的区域中形成MOSFET（3）。在RF电路区域（100）中布置有多个低介电常数绝缘棒（8），其中分别埋入低介电常数绝缘材料。低介电常数绝缘棒（8）穿过第一层间绝缘膜（4）到达硅衬底的内部。在RF电路区域（100）上的层间绝缘膜中形成利用多层布线的电感器（40）。在电感器的磁芯和芯周围的区域中，形成高磁导率隔离区域（19），其中通过混合高磁导率材料和低介电常数材料而获得的复合材料被埋入其中。

5. 发明申请

WO2009093633A1 容量素子を有する半導体装置审中-公开
标题翻译：包含电容元件的半导体器件
公开(公告)号：WO2009093633A1
公开(公告)日：2009-07-30
申请号：PCT/JP2009/050937
申请日：2009-01-22
申请人：日本電気株式会社 , 久米一平 , 井上尚也 , 林喜宏
发明人：久米一平 , 井上尚也 , 林喜宏
IPC分类号： H01L21/822 , H01L21/316 , H01L27/04
CPC分类号： H01L28/60 , H01L21/28506 , H01L21/31637 , H01L21/32053 , H01L21/32105 , H01L23/5223 , H01L23/5283 , H01L23/5286 , H01L27/0688 , H01L28/75 , H01L2924/0002 , H01L2924/00
摘要：半導体装置内に形成された容量素子は、上部電極と、遷移金属元素の酸化物及び／又はシリケートを含む容量絶縁膜と、遷移金属元素よりも耐酸化性の高い材料からなる多結晶導電膜、及び、該多結晶導電膜の下層に形成された非晶質又は微結晶質導電膜とを有する下部電極とを有する。
摘要翻译：形成在半导体器件内的电容元件包括上电极，含有过渡金属元素和/或硅酸盐的氧化物的电容器绝缘膜和具有多晶导电膜的下电极，该多晶导体膜由具有较高抗氧化性的材料和过渡金属元素，以及形成在多晶导电膜下方的非晶或微晶导电膜。

6. 发明申请

WO2009051163A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2009051163A1
公开(公告)日：2009-04-23
申请号：PCT/JP2008/068719
申请日：2008-10-16
申请人：日本電気株式会社 , 川原潤 , 山本博規 , 植木誠 , 林喜宏
发明人：川原潤 , 山本博規 , 植木誠 , 林喜宏
IPC分类号： H01L21/768 , C23C16/42 , H01L21/312 , H01L21/8234 , H01L27/088 , H01L29/417 , H01L29/78
CPC分类号： H01L21/31633 , H01L21/02126 , H01L21/02216 , H01L21/02274 , H01L21/02362 , H01L21/76801 , H01L21/823475 , H01L29/7833 , H01L2924/0002 , H01L2924/00
摘要：　本発明は、半導体装置のコンタクトプラグとして銅を用いた場合に、銅がコンタクトプラグから絶縁膜を介して、ＭＩＳ型ＦＥＴの不純物拡散領域まで拡散することを抑制する半導体装置を提供する。基板１表面にＭＩＳ型ＦＥＴ２０が設けられ、基板１上に、ＭＩＳ型ＦＥＴ２０を覆うように絶縁膜５が設けられ、絶縁膜５には、ＭＩＳ型ＦＥＴ２０の不純物拡散領域２１へ至る開口部１１と、ゲート電極４またはゲート電極４の引き出し部１９へ至る開口部１１が設けられ、開口部１１には、主成分を銅とする導電部材８が充填され、絶縁膜５は、シリコン、酸素、炭素、水素を主成分とする層を含む、構成とされる（図１）。
摘要翻译：提供了一种半导体器件，其中当使用铜作为半导体器件的接触插塞时，通过绝缘膜从接触插塞将铜扩散到MIS型FET的杂质扩散区域。在基板（1）的表面上配置MIS型FET（20），在基板（1）上配置绝缘膜（5），覆盖MIS型FET（20）。绝缘膜（5）设置有到达MIS型FET（20）的杂质扩散区域（21）的开口（11）和到达栅电极（4）或提取部（19）的开口）的栅电极（4）。开口（11）填充有以铜为主要成分的导电构件（8），并且绝缘膜（5）包括含有硅，氧碳和氢作为主要成分的层。

7. 发明申请

WO2006137237A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2006137237A1
公开(公告)日：2006-12-28
申请号：PCT/JP2006/310253
申请日：2006-05-23
申请人：日本電気株式会社 , 天野真理 , 多田宗弘 , 古武直也 , 林喜宏
发明人：天野真理 , 多田宗弘 , 古武直也 , 林喜宏
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/52
CPC分类号： H01L21/76877 , H01L21/76807 , H01L21/76831 , H01L21/76835 , H01L21/76841 , H01L21/76873 , H01L21/76883 , H01L23/53233 , H01L23/53238 , H01L2221/1036 , H01L2924/0002 , H01L2924/00
摘要：　半導体基板上方に形成された絶縁膜中の所定の領域に、配線を形成するための溝を形成し、その表面にバリアメタル膜を形成する。バリアメタル膜上に銅又は銅合金膜を形成した後、その膜上に室温から４００°Cの範囲で酸化反応の標準生成エネルギーが負であり且つバリアメタル膜よりも標準生成エネルギーの絶対値が大きい酸素吸収膜を形成し、２００乃至４００°Cの範囲の温度で加熱する。これにより、バリアメタル膜と銅界面における密着性を向上させ、界面における銅拡散を抑制してエレクトロマイグレーション及びストレスマイグレーションの発生を防止し、信頼性の高い配線を有する半導体装置を提供することができる。
摘要翻译：在形成在半导体衬底上的绝缘膜中的规定区域中形成用于形成布线的沟槽，并且在沟槽的表面上形成阻挡金属膜。在阻挡金属膜上形成铜或铜合金膜之后，在室温至400℃的范围内具有负的标准氧化反应的形成能并且具有标准形成能的绝对值较大的氧吸收膜在铜或铜合金膜上形成阻挡金属膜，并且将氧吸收膜在200-400℃的温度范围内加热。因此，通过抑制界面上的铜扩散来防止阻挡金属膜和铜界面之间的粘附，防止电迁移和应力迁移的产生，并且提供具有高度可靠的布线的半导体器件。

8. 发明申请

WO2006095915A1 多層配線構造、半導体装置、パターン転写マスク、及び多層配線構造の製造方法审中-公开
标题翻译：多层布线结构，半导体器件，图案转移掩模及制造多层布线结构的方法
公开(公告)号：WO2006095915A1
公开(公告)日：2006-09-14
申请号：PCT/JP2006/305178
申请日：2006-03-09
申请人：日本電気株式会社 , 大竹浩人 , 林喜宏
发明人：大竹浩人 , 林喜宏
IPC分类号： H01L21/768 , H01L21/3205 , H01L21/82 , H01L23/52
CPC分类号： H01L21/76835 , H01L21/76808 , H01L21/76811 , H01L21/76813 , H01L21/76831 , H01L23/5226 , H01L23/528 , H01L23/5283 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要：本発明による多層配線構造は、複数の配線が微細ピッチで形成され、しかも少なくとも１つの配線にビアが接続される場合に適用される。本多層配線構造においては、ビアが接続される配線に隣接する配線のうち少なくともビアと対面する配線におけるビアとの対面領域が局所的に細くされる。
摘要翻译：多层布线结构以细间距设置有多条布线，并且适用于其中通孔连接到至少一个布线的情况。在多层布线结构中，与通孔连接的布线相邻的布线中，至少面向通孔的布线局部地使面向通孔的区域变窄。

9. 发明申请

WO2006001356A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2006001356A1
公开(公告)日：2006-01-05
申请号：PCT/JP2005/011578
申请日：2005-06-24
申请人：日本電気株式会社 , 天野真理 , 多田宗弘 , 林喜宏
发明人：天野真理 , 多田宗弘 , 林喜宏
IPC分类号： H01L21/3205
CPC分类号： H01L21/76843 , H01L21/76829 , H01L21/76831 , H01L21/76832 , H01L21/76835 , H01L21/76847 , H01L21/76864 , H01L21/76873
摘要：　配線保護膜と銅との界面における密着性を向上させ、界面における銅拡散を抑制してエレクトロマイグレーションやストレス誘起ボイドの発生を防止し、信頼性の高い配線を有する半導体装置を提供する。　半導体素子が形成された半導体基板１上に層間絶縁膜２、第一エッチングストップ膜３ａが積層されており、その上部に、ダマシン法により、第一バリアメタル膜４ａに囲まれた第一合金配線５ａが形成され、第一合金配線５ａの上面は第一配線保護膜６ａにより覆われている。第一合金配線５ａの上面を被覆する第一配線保護膜６ａ中には、第一合金配線５ａ中に含まれる金属元素のうちの少なくとも一つの金属元素が含まれている。
摘要翻译：公开了一种具有高可靠性布线的半导体器件，其中在布线保护膜和铜之间的界面处的粘附性得到改善，使得在界面处的铜扩散被抑制，从而防止电迁移和应力引起的空隙。在形成有半导体器件的半导体衬底（1）上形成层间绝缘膜（2）和第一蚀刻阻挡膜（3a），并且第一合金布线（5a）被第一阻挡金属膜（ 4a）通过镶嵌法形成在其上。第一合金布线（5a）的上表面被第一布线保护膜（6a）覆盖。包含在第一合金布线（5a）中的至少一个金属元素包含在覆盖第一合金布线（5a）的上表面的第一布线保护膜（6a）中。

10. 发明申请

WO2006001349A1 容量素子が搭載された半導体装置审中-公开
标题翻译：具有电容器元件的半导体器件
公开(公告)号：WO2006001349A1
公开(公告)日：2006-01-05
申请号：PCT/JP2005/011561
申请日：2005-06-23
申请人：日本電気株式会社 , 井上尚也 , 林喜宏
发明人：井上尚也 , 林喜宏
IPC分类号： H01L21/822
CPC分类号： H01L23/5223 , H01L27/0629 , H01L27/11 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要：　　配線層間に形成する金属酸化物高誘電率膜を容量絶縁膜とする容量素子において、下層配線材料の拡散や熱酸化を抑制し、かつ容量素子を構成する薄い容量絶縁膜が成膜される表面を平坦とする。　　容量素子の下層に形成する配線上に形成される配線材料の拡散防止および酸化防止の役割を果たす配線キャップ膜１０３の所定の領域に、配線材料の拡散防止能力を有する下部電極１１１ｂを下層配線１０５と直接接触するように埋設して形成し、容量絶縁膜が形成される表面を平坦な形状にする。
摘要翻译：在作为电容绝缘膜的布线层之间具有金属氧化物高介电常数膜的电容器元件中，抑制了下层布线材料的扩散和热氧化，构成电容器元件的薄电容绝缘膜的表面为被平坦化。在用于防止形成在电容器元件的下层上的布线上形成的布线材料的扩散和氧化的配线帽膜（103）的规定区域中，能够防止电容器布线材料被嵌入以与下层布线（105）直接接触，并且形成电容器绝缘膜的表面形成为平坦形状。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式