专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009051163A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2009051163A1
公开(公告)日：2009-04-23
申请号：PCT/JP2008/068719
申请日：2008-10-16
申请人：日本電気株式会社 , 川原潤 , 山本博規 , 植木誠 , 林喜宏
发明人：川原潤 , 山本博規 , 植木誠 , 林喜宏
IPC分类号： H01L21/768 , C23C16/42 , H01L21/312 , H01L21/8234 , H01L27/088 , H01L29/417 , H01L29/78
CPC分类号： H01L21/31633 , H01L21/02126 , H01L21/02216 , H01L21/02274 , H01L21/02362 , H01L21/76801 , H01L21/823475 , H01L29/7833 , H01L2924/0002 , H01L2924/00
摘要：　本発明は、半導体装置のコンタクトプラグとして銅を用いた場合に、銅がコンタクトプラグから絶縁膜を介して、ＭＩＳ型ＦＥＴの不純物拡散領域まで拡散することを抑制する半導体装置を提供する。基板１表面にＭＩＳ型ＦＥＴ２０が設けられ、基板１上に、ＭＩＳ型ＦＥＴ２０を覆うように絶縁膜５が設けられ、絶縁膜５には、ＭＩＳ型ＦＥＴ２０の不純物拡散領域２１へ至る開口部１１と、ゲート電極４またはゲート電極４の引き出し部１９へ至る開口部１１が設けられ、開口部１１には、主成分を銅とする導電部材８が充填され、絶縁膜５は、シリコン、酸素、炭素、水素を主成分とする層を含む、構成とされる（図１）。
摘要翻译：提供了一种半导体器件，其中当使用铜作为半导体器件的接触插塞时，通过绝缘膜从接触插塞将铜扩散到MIS型FET的杂质扩散区域。在基板（1）的表面上配置MIS型FET（20），在基板（1）上配置绝缘膜（5），覆盖MIS型FET（20）。绝缘膜（5）设置有到达MIS型FET（20）的杂质扩散区域（21）的开口（11）和到达栅电极（4）或提取部（19）的开口）的栅电极（4）。开口（11）填充有以铜为主要成分的导电构件（8），并且绝缘膜（5）包括含有硅，氧碳和氢作为主要成分的层。

2. 发明申请

WO2008078731A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2008078731A1
公开(公告)日：2008-07-03
申请号：PCT/JP2007/074796
申请日：2007-12-25
申请人：日本電気株式会社 , 井上尚也 , 久米一平 , 川原潤 , 林喜宏
发明人：井上尚也 , 久米一平 , 川原潤 , 林喜宏
IPC分类号： H01L21/822 , H01L21/768 , H01L27/04
CPC分类号： H01L23/5228 , H01L23/5223 , H01L23/53238 , H01L27/0688 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要：高抵抗の抵抗素子と低寄生抵抗の容量素子とが同一の工程で同時に形成された半導体装置及びこれを少ない工程数で同時に作りこむことができる半導体装置の製造方法を提供する。下部電極(51)、容量絶縁膜(52)、上部電極(53)からなる容量素子(55)と、薄膜抵抗素子(56)を同一の工程で形成する。容量素子の下部電極(51)は、下層配線層(11)(Cu 配線)で裏打ちされているため、実質的に極めて低抵抗であり、下部電極(51)の膜厚を薄くしても、寄生抵抗が増大することはない。一方、抵抗素子(56)は、容量素子の下部電極(51)と同じ膜厚で構成されるが、下部電極(51)の膜厚は薄いので、抵抗素子(56)として高抵抗の抵抗体となる。また、受動素子部の最上層には、容量素子の上部電極コンタクトエッチング時にエッチング停止層として機能する受動素子キャップ絶縁膜(44)が存在している。
摘要翻译：通过在相同的步骤一次制造高电阻电阻器和低寄生电阻的电容元件以及一次制造这种半导体器件的半导体器件制造方法而制造的半导体器件。在同一步骤中制造由下电极（51），电容绝缘膜（52）以及上电极（53）和薄膜电阻电极（56）构成的电容元件（55）。电容元件的下电极（51）衬有下布线层（11）（Cu布线），因此电容元件具有极低的电阻。结果，即使下电极（51）的厚度减小，寄生电阻也不增加。电阻元件（56）具有与电容元件的下电极（51）相同的厚度。由于下电极（51）的厚度小，电阻元件（56）是高电阻电阻。在无源元件部分的最上层，在电容元件的上电极接触蚀刻期间，存在用作蚀刻停止层的无源元件帽绝缘膜（44）。

3. 发明申请

WO2003002629A1 共重合高分子膜の作製方法、前記形成方法で作製される共重合高分子膜、共重合高分子膜を利用する半導体装置审中-公开
标题翻译：共聚物膜的制备方法，由形成方法生产的共聚物膜和使用共聚物膜的半导体器件
公开(公告)号：WO2003002629A1
公开(公告)日：2003-01-09
申请号：PCT/JP2002/006639
申请日：2002-07-01
申请人：日本電気株式会社 , 林喜宏 , 川原潤
发明人：林喜宏 , 川原潤
IPC分类号： C08G61/12
CPC分类号： H01L21/76835 , C08G61/12 , C09D4/00 , H01L21/02126 , H01L21/02216 , H01L21/02274 , H01L21/312 , H01L21/3122 , H01L21/76829 , Y10S428/901 , Y10S428/938 , Y10T428/31663 , C08G77/00
摘要： A production method for an organic polymer film having a high adhesiveness at the interface with other semiconductor materials in contact with the upper and lower surfaces thereof when used as an interlayer insulation film constituting a semiconductor device, and being able to be further reduced in an effective relative permittivity throughout the entire film. Specifically, a plurality of evaporated organic monomers are sprayed onto a heated substrate surface via plasma produced in an reaction chamber to form a copolymer film containing a plurality of organic monomers as a skeleton. During forming the film, the relative supply amounts of respective organic monomers are changed to thereby continuously grow, in the vicinity of interfaces (91a, c, 92a, c and 93a, c), an interlayer insulation film having low−bulk−density films disposed in intermediate layers (91b, 92b, 93b) sandwiched by siloxane structure−rich films rich in mechanical strength and adhesiveness.
摘要翻译：当用作构成半导体器件的层间绝缘膜时，在与其上表面和下表面接触的其它半导体材料的界面处具有高粘附性的有机聚合物膜的制造方法，并且能够进一步降低有效整个电影的相对介电常数。具体地说，多个蒸发的有机单体通过在反应室中产生的等离子体喷涂到加热的基板表面上，形成含有多个有机单体作为骨架的共聚物膜。在形成膜期间，改变各有机单体的相对供应量，从而在界面（91a，c，92a，c和93a，c）附近连续生长具有低体积密度膜的层间绝缘膜设置在中间层（91b，92b，93b）中，该中间层被富含机械强度和粘合性的富含硅氧烷结构的膜夹持。

4. 发明申请

WO2008029956A1 半導体集積回路装置と配線形成方法审中-公开
标题翻译：半导体集成电路器件及其形成方法
公开(公告)号：WO2008029956A1
公开(公告)日：2008-03-13
申请号：PCT/JP2007/067778
申请日：2007-09-06
申请人：独立行政法人産業技術総合研究所 , 日本電気株式会社 , 吉野雄信 , 秦信宏 , 川原潤
发明人：吉野雄信 , 秦信宏 , 川原潤
IPC分类号： H01L21/768 , H01L21/312 , H01L21/3205 , H01L23/52 , H01L23/522
CPC分类号： H01L21/31633 , H01L21/02126 , H01L21/31695 , H01L21/76829 , H01L21/76831 , H01L21/76835 , H01L21/7684 , H01L21/76844 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要：半導体集積回路装置で、銅配線層(7)を形成する際に、銅配線間に設ける膜として、配線層と同時に表出する3IP(イソプロピル基)3V(ビニル基)-シクロシロキサン(OCS)膜(20)を用いる。OCS膜の銅イオンドリフトに対するバリア性を用いることが特徴である。この配線の形成は、絶縁膜(4)上に銅成分を含む導電層を形成し、この導電層をパターニングして配線を形成し、OCS膜を少なくとも配線間に形成し、さらに他の絶縁膜を表面に積層して行なう。あるいは、表面にOCS膜を持った絶縁層に配線パターン溝を形成し、銅成分を含む導電層を形成し、ダマシンあるいはエッチバックで、OCS膜を終点検出に用いて埋め込みを行い、さらに他の絶縁膜を表面に形成して行なう。
摘要翻译：提供了一种半导体集成电路器件，其中使用与铜布线层（7）同时出现的3IP（异丙基）-3V（乙烯基） - 环己烷（OCS）膜（20））作为膜当形成布线层时，形成在铜线之间。半导体集成电路器件的特征在于使用OCS膜的阻挡特性抵抗铜离子漂移。通过在绝缘膜（4）上形成包含铜的导电层，通过使导电层形成图案以形成导线，通过至少在导线之间形成OCS膜，并且通过在表面上层叠另一绝缘膜来形成导线。或者，通过在表面具有OCS膜的绝缘层中形成布线图案槽，通过形成包含铜的导电层，通过使用用于终端检测的OCS膜通过Damascene进行掩埋或回蚀刻法来形成布线图案槽，并通过在表面上形成另一绝缘膜。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式