专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2013016341A2 METHODS OF FORMING A METAL SILICIDE REGION IN AN INTEGRATED CIRCUIT 审中-公开
标题翻译：在集成电路中形成金属硅化物区域的方法
公开(公告)号：WO2013016341A2
公开(公告)日：2013-01-31
申请号：PCT/US2012/047986
申请日：2012-07-24
申请人： APPLIED MATERIALS, INC. , WARD, Michael G. , PEIDOUS, Igor V.
发明人： WARD, Michael G. , PEIDOUS, Igor V.
IPC分类号： H01L21/24 , H01L21/324
CPC分类号： H01L21/28518
摘要： Methods of forming a metal silicide region in an integrated circuit are provided herein. In some embodiments, a method of forming a metal silicide region in an integrated circuit includes forming a silicide-resistive region in a first region of a substrate, the substrate having the first region and a second region, wherein a mask layer is deposited atop the substrate and patterned to expose the first region; removing the mask layer after the silicide-resistive region is formed in the first region of the substrate; depositing a metal-containing layer on a first surface of the first region and a second surface of the second region; and annealing the deposited metal-containing layer to form a first metal silicide region in the second region.
摘要翻译：本文提供了在集成电路中形成金属硅化物区域的方法。在一些实施例中，一种在集成电路中形成金属硅化物区域的方法包括在衬底的第一区域中形成硅化物 - 电阻区域，所述衬底具有第一区域和第二区域，其中掩模层沉积在衬底并被图案化以暴露第一区域; 在衬底的第一区域中形成硅化物 - 电阻区之后，去除掩模层; 在第一区域的第一表面和第二区域的第二表面上沉积含金属层; 以及对沉积的含金属层进行退火以在第二区域中形成第一金属硅化物区域。

2. 发明申请

WO2012033574A3 METHODS TO ADJUST THRESHOLD VOLTAGE IN SEMICONDUCTOR DEVICES 审中-公开
标题翻译：在半导体器件中调节阈值电压的方法
公开(公告)号：WO2012033574A3
公开(公告)日：2012-05-03
申请号：PCT/US2011045320
申请日：2011-07-26
申请人： APPLIED MATERIALS INC , WARD MICHAEL G , PEIDOUS IGOR V , CHIANG SUNNY , TA YEN B , DARLAK ANDREW , PORSHNEV PETER I , SRINIVASAN SWAMINATHAN
发明人： WARD MICHAEL G , PEIDOUS IGOR V , CHIANG SUNNY , DARLAK ANDREW , PORSHNEV PETER I , SRINIVASAN SWAMINATHAN
IPC分类号： H01L21/336 , H01L21/8228 , H01L29/78
CPC分类号： H01L21/823842 , H01J37/32412 , H01L21/28088 , H01L21/28202 , H01L21/28229 , H01L29/78
摘要： Methods for forming a device on a substrate are provided herein. In some embodiments, a method of forming a device on a substrate may include providing a substrate having a partially fabricated first device disposed on the substrate, the first device including a first film stack comprising a first dielectric layer and a first high-k dielectric layer disposed atop the first dielectric layer; depositing a first metal layer atop the first film stack; and modifying a first upper surface of the first metal layer to adjust a first threshold voltage of the first device, wherein the modification of the first upper surface does not extend through to a first lower surface of the first metal layer.
摘要翻译：本文提供了在基板上形成器件的方法。在一些实施例中，在衬底上形成器件的方法可以包括提供具有设置在衬底上的部分制造的第一器件的衬底，第一器件包括第一膜堆叠，其包括第一介电层和第一高k电介质层设置在第一电介质层的顶部; 在第一薄膜叠层顶上沉积第一金属层; 以及修改所述第一金属层的第一上表面以调整所述第一器件的第一阈值电压，其中所述第一上表面的修改不延伸穿过所述第一金属层的第一下表面。

3. 发明申请

WO2012033574A2 METHODS TO ADJUST THRESHOLD VOLTAGE IN SEMICONDUCTOR DEVICES 审中-公开
标题翻译：调整半导体器件阈值电压的方法
公开(公告)号：WO2012033574A2
公开(公告)日：2012-03-15
申请号：PCT/US2011/045320
申请日：2011-07-26
申请人： APPLIED MATERIALS, INC. , WARD, Michael G. , PEIDOUS, Igor V. , CHIANG, Sunny , TA, Yen B. , DARLAK, Andrew , PORSHNEV, Peter I. , SRINIVASAN, Swaminathan
发明人： WARD, Michael G. , PEIDOUS, Igor V. , CHIANG, Sunny , DARLAK, Andrew , PORSHNEV, Peter I. , SRINIVASAN, Swaminathan
IPC分类号： H01L21/336 , H01L29/78 , H01L21/8228
CPC分类号： H01L21/823842 , H01J37/32412 , H01L21/28088 , H01L21/28202 , H01L21/28229 , H01L29/78
摘要： Methods for forming a device on a substrate are provided herein. In some embodiments, a method of forming a device on a substrate may include providing a substrate having a partially fabricated first device disposed on the substrate, the first device including a first film stack comprising a first dielectric layer and a first high-k dielectric layer disposed atop the first dielectric layer; depositing a first metal layer atop the first film stack; and modifying a first upper surface of the first metal layer to adjust a first threshold voltage of the first device, wherein the modification of the first upper surface does not extend through to a first lower surface of the first metal layer.
摘要翻译：本文提供了用于在衬底上形成器件的方法。在一些实施例中，在衬底上形成器件的方法可以包括提供衬底，该衬底具有设置在衬底上的部分制造的第一器件，第一器件包括第一膜叠层，该第一膜叠层包括第一电介质层和第一高k电介质层安置在第一介电层顶上; 在第一薄膜叠层上沉积第一金属层; 以及修改所述第一金属层的第一上表面以调整所述第一器件的第一阈值电压，其中所述第一上表面的所述修改不延伸到所述第一金属层的第一下表面。

4. 发明申请

WO2013016341A3 METHODS OF FORMING A METAL SILICIDE REGION IN AN INTEGRATED CIRCUIT 审中-公开
标题翻译：在集成电路中形成金属硅化物区域的方法
公开(公告)号：WO2013016341A3
公开(公告)日：2013-04-18
申请号：PCT/US2012047986
申请日：2012-07-24
申请人： APPLIED MATERIALS INC , WARD MICHAEL G , PEIDOUS IGOR V
发明人： WARD MICHAEL G , PEIDOUS IGOR V
IPC分类号： H01L21/24 , H01L21/324
CPC分类号： H01L21/28518
摘要： Methods of forming a metal silicide region in an integrated circuit are provided herein. In some embodiments, a method of forming a metal silicide region in an integrated circuit includes forming a silicide-resistive region in a first region of a substrate, the substrate having the first region and a second region, wherein a mask layer is deposited atop the substrate and patterned to expose the first region; removing the mask layer after the silicide-resistive region is formed in the first region of the substrate; depositing a metal-containing layer on a first surface of the first region and a second surface of the second region; and annealing the deposited metal-containing layer to form a first metal silicide region in the second region.
摘要翻译：本文提供了在集成电路中形成金属硅化物区域的方法。在一些实施例中，在集成电路中形成金属硅化物区域的方法包括在衬底的第一区域中形成硅化物电阻区域，所述衬底具有第一区域和第二区域，其中掩模层沉积在底物并图案化以暴露第一区域; 在基板的第一区域中形成硅化物电阻区域之后去除掩模层; 在所述第一区域的第一表面和所述第二区域的第二表面上沉积含金属层; 以及退火所述沉积的含金属层以在所述第二区域中形成第一金属硅化物区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式