专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011148655A1 シフトレジスタ审中-公开
标题翻译：移位寄存器
公开(公告)号：WO2011148655A1
公开(公告)日：2011-12-01
申请号：PCT/JP2011/050088
申请日：2011-01-06
申请人：シャープ株式会社 , 菊池哲郎 , 田中信也 , 嶋田純也 , 山崎周郎
发明人：菊池　哲郎 , 田中　信也 , 嶋田　純也 , 山崎　周郎
IPC分类号： G11C19/28 , G09G3/20 , G09G3/36 , G11C19/00
CPC分类号： G11C19/184 , G09G3/3677 , G09G2310/0267 , G09G2310/0286 , G11C19/28
摘要：　単位回路１１を多段接続して、シフトレジスタを構成する。単位回路１１に含まれる容量Ｃａｐ２の一方の電極はトランジスタＴ２のゲート端子（ノードＮ１）に接続され、他方の電極はノードＮ２に接続される。トランジスタＴ３～Ｔ５で構成された補償回路は、ノードＮ１の電位がローレベルのときはノードＮ２にクロック信号ＣＫＢを与え、ノードＮ１の電位がハイレベルのときにはノードＮ２にローレベル電位を印加する。これにより、クロック信号ＣＫの変化に伴いトランジスタＴ２のゲート電位が変化するときでも、その変化を相殺する信号を容量Ｃａｐ２を介して与え、トランジスタＴ２のゲート電位を安定化させる。このようにして、クロック信号の変化に伴う出力トランジスタの制御端子電位の変化を防止する。
摘要翻译：提供了以多级连接单元电路（11）的移位寄存器。包含在单位电路（11）中的电容器（Cap2）的一个电极连接到晶体管（T2）的栅极端子（节点（N1）），另一个电极连接到节点（N2）。当晶体管（T3至T5）组成的补偿电路当节点（N1）的电位为低电平时，向节点（N2）发送时钟信号（CKB），并且当电位的节点（N1）为高。作为该结构的结果，即使当晶体管（T2）的栅极电位随着时钟信号（CK）的变化而变化时，通过电容器（Cap2）发送抵消该变化的信号，并且，栅极电位晶体管（T2）稳定。因此，防止与时钟信号的变化相关联的输出晶体管的控制端子的电位变化。

2. 发明申请

WO2010137197A1 シフトレジスタ审中-公开
标题翻译：移位寄存器
公开(公告)号：WO2010137197A1
公开(公告)日：2010-12-02
申请号：PCT/JP2009/071617
申请日：2009-12-25
申请人：シャープ株式会社 , 菊池哲郎 , 田中信也 , 山崎周郎 , 嶋田純也
发明人：菊池　哲郎 , 田中　信也 , 山崎　周郎 , 嶋田　純也
IPC分类号： G11C19/28 , G09G3/20 , G09G3/36 , G11C19/00
CPC分类号： G09G3/20 , G09G3/3677 , G09G2300/0426 , G09G2310/0267 , G09G2310/0286 , G09G2310/0291 , G09G2330/021 , G11C19/28
摘要：　ブートストラップ回路を含む単位回路１０を多段接続してシフトレジスタを構成する。単位回路１０では、トランジスタ１１がオン状態で、クロック信号ＣＫがハイレベルとなる期間が、クロック通過期間となる。一方の導通端子がトランジスタ１１のゲートに接続されるトランジスタの中で、クロック通過期間ではゲートにローレベル電位が与えられてオフ状態となり、他方の導通端子にローレベル電位が印加されるトランジスタ１２、１４のチャネル長をトランジスタ１１のチャネル長よりも長くする。これにより、クロック通過期間におけるリーク電流を削減し、トランジスタ１１のゲート電位の変動を抑制して、出力信号の鈍りを防止する。
摘要翻译：移位寄存器由包括自举电路的单元电路（10）的级联连接构成。在单位电路（10）中，晶体管（11）为ON，时钟信号（CK）为高电平的周期为时钟通过期间。在每个晶体管（11）的一个导通端子连接到晶体管（11）的栅极的晶体管中，晶体管（12,14）具有比晶体管（11）的沟道长度更长的沟道长度，其中晶体管 14）在时钟通过期间为OFF，因为低电位电位被施加到栅极，并且低电平电位被施加到每个晶体管（12,14）的另一个导通端子。因此，可以减少在时钟通过期间的漏电流，可以抑制晶体管（11）的栅极电位的波动，并且可以防止输出信号的暗淡。

3. 发明申请

WO2011135879A1 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法审中-公开
标题翻译：移位寄存器电路，显示装置和驱动移位寄存器电路的方法
公开(公告)号：WO2011135879A1
公开(公告)日：2011-11-03
申请号：PCT/JP2011/051797
申请日：2011-01-28
申请人：シャープ株式会社 , 嶋田純也 , 田中信也 , 菊池哲郎 , 山崎周郎 , 吉田昌弘 , 堀内智 , 小笠原功
发明人：嶋田　純也 , 田中　信也 , 菊池　哲郎 , 山崎　周郎 , 吉田　昌弘 , 堀内　智 , 小笠原　功
IPC分类号： G11C19/00 , G09G3/20 , G09G3/36
CPC分类号： G11C19/28 , G09G3/3677
摘要：　複数のシフトレジスタ段（ＳＲ１、ＳＲ２、…、ＳＲｎ）が縦続接続された第ｉ回路部（１ａ、１ｂ）（ｉは１≦ｉ≦Ｎ（Ｎは２以上の整数）の整数のそれぞれ）であって、各上記第ｉ回路部（１ａ、１ｂ）は上記第ｉ回路部（１ａ、１ｂ）のそれぞれに専用の供給配線（１０ｂ、１０ｃ、１０ｅ、１０ｆ）によって各上記シフトレジスタ段（ＳＲ１、ＳＲ２、…、ＳＲｎ）を駆動する駆動信号（ＣＫＡ１、ＣＫＡ２、ＣＫＢ１、ＣＫＢ２）が供給される上記第１回路部（１ａ、１ｂ）と、上記供給配線（１０ｂ、１０ｃ、１０ｅ、１０ｆ）とを備えている。
摘要翻译：公开了设置有第i个电路单元（1a，1b）（i是定义为1 = i = N的整数，其中N是2或更大的整数）的移位寄存器电路，以及电源线（10b，10c ，10e，10f），其中第i个电路单元包括多个级联连接的移位寄存器级（SR1，SR2，...，SRn），并且第i个电路单元被提供有驱动信号（CKA1， CKA2，CKB1，CKB2），用于通过分别专用于第i个电路单元的电源线（10b，10c，10e，10f）驱动各个移位寄存器级（SR1，SR2，...，SRn）。

4. 发明申请

WO2011030590A1 アクティブマトリクス基板およびアクティブマトリクス型表示装置审中-公开
标题翻译：主动矩阵基板和有源矩阵显示设备
公开(公告)号：WO2011030590A1
公开(公告)日：2011-03-17
申请号：PCT/JP2010/058666
申请日：2010-05-21
申请人：シャープ株式会社 , 菊池哲郎 , 田中信也 , 嶋田純也 , 山崎周郎
发明人：菊池　哲郎 , 田中　信也 , 嶋田　純也 , 山崎　周郎
IPC分类号： G09F9/30 , G02F1/1368 , H01L51/50
CPC分类号： H01L27/3276 , G02F1/133553 , G02F1/13452 , G02F1/13454 , G02F1/13458 , G02F2001/13629 , H01L27/124
摘要：　第２の幹配線（１７ｃ）は、第１の幹配線（１７ａ）とは異なる層である反射画素電極層により形成されるとともに、隣接する第１の幹配線（１７ａ）の長手方向に沿って形成されている。したがって、ゲート駆動回路（１５）およびその配線（１７ａ・１７ｂ・１７ｃ・１８）がモノリシックに形成されたＴＦＴアレイ基板（１）において、ゲート駆動回路（１５）およびその配線（１７ａ・１７ｂ・１７ｃ・１８）が形成される額縁部の幅を縮小することができるＴＦＴアレイ基板（１）を実現できる。
摘要翻译：沿着相邻的第一干线布线（17a）沿与第一干线布线（17a）的纵向方向相邻的第一干线布线（17a）形成由与第一干线布线（17a）不同的层的反射像素电极层形成的第二干线布线（17c）第一条干线接线。由此，在框架部分中形成栅极驱动电路（15）和栅极驱动电路的布线（17a，17b，17c，18）的TFT阵列基板（1）的框架部分的宽度可以降低整体的方式。

5. 发明申请

WO2013039101A1 太陽電池の製造方法および太陽電池审中-公开
标题翻译：生产太阳能电池和太阳能电池的方法
公开(公告)号：WO2013039101A1
公开(公告)日：2013-03-21
申请号：PCT/JP2012/073319
申请日：2012-09-12
申请人：シャープ株式会社 , 高橋優 , 嶋田純也
发明人：高橋　優 , 嶋田　純也
IPC分类号： H01L31/04
CPC分类号： H01L31/02363 , H01L31/0682 , H01L31/1804 , Y02E10/547 , Y02P70/521
摘要：　高濃度第１導電型半導体領域となる領域及び低濃度第２導電型半導体領域となる領域に、第１導電型の不純物を拡散させる第１工程と、高濃度第２導電型半導体領域となる領域及び低濃度第２導電型半導体領域となる領域に、第２導電型の不純物を拡散させる第２工程を、この順に有し、低濃度第２導電型半導体領域は、第２導電型の不純物が第１導電型の不純物より優位であるように拡散されている太陽電池の製造方法およびその製造方法により製造された太陽電池が提供される。
摘要翻译：本发明提供一种太阳能电池的制造方法，其特征在于，按照以下顺序，将第一导电类型的杂质分散到作为高浓度第一导电型半导体区域的区域的区域作为低浓度第二导电型半导体区域的功能，以及将第二导电类型的杂质分散到用作高浓度第二导电类型半导体区域的区域的功能的第二步骤，浓度第二导电型半导体区域，其中，在低浓度第二导电型半导体区域中，第二导电类型的杂质相对于第一导电类型的杂质主要分散。还提供了通过上述制造方法制造的太阳能电池。

6. 发明申请

WO2011142147A1 回路基板及び表示装置审中-公开
标题翻译：电路板和显示设备
公开(公告)号：WO2011142147A1
公开(公告)日：2011-11-17
申请号：PCT/JP2011/051342
申请日：2011-01-25
申请人：シャープ株式会社 , 山崎周郎 , 田中信也 , 菊池哲郎 , 嶋田純也
发明人：山崎　周郎 , 田中　信也 , 菊池　哲郎 , 嶋田　純也
IPC分类号： H01L29/786 , G02F1/1345 , G02F1/1368 , G09F9/30 , H01L21/8234 , H01L27/08 , H01L27/088
CPC分类号： H05K1/18 , G02F1/13454 , H01L27/1225 , H01L27/1251 , H05K7/00
摘要：本発明は、回路面積が縮小化された回路基板、及び、その回路基板を備え、狭額縁化がなされた表示装置を提供する。本発明の回路基板は、第一の半導体層、第一のゲート電極、第一のソース電極及び第一のドレイン電極を有するボトムゲート型薄膜トランジスタ、並びに、第二の半導体層、第二のゲート電極、第二のソース電極及び第二のドレイン電極を有するトップゲート型薄膜トランジスタを有する回路基板であって、上記第一の半導体層と上記第二の半導体層とは、同一材料で構成され、上記第一のドレイン電極又は第一のソース電極と上記第二のゲート電極とは、他の薄膜トランジスタを介在することなく接続され、かつ互いに同電位である回路基板である。
摘要翻译：公开了一种具有减小的电路表面的电路板; 以及配备有电路板并具有窄框架的显示装置。电路板包括：底栅型薄膜晶体管，包括第一半导体层，第一栅电极，第一源电极和第一漏电极; 以及包括第二半导体层，第二栅电极，第二源电极和第二漏电极的顶栅型薄膜晶体管。在电路板中，第一半导体层和第二半导体层由相同的材料构成，并且第一漏电极或第一源电极和第二栅电极彼此连接而不插入任何其它薄膜晶体管并具有相同的潜力。

7. 发明申请

WO2011125353A1 回路基板、表示装置および回路基板の製造方法审中-公开
标题翻译：电路板，显示装置及制造电路板的方法
公开(公告)号：WO2011125353A1
公开(公告)日：2011-10-13
申请号：PCT/JP2011/050658
申请日：2011-01-17
申请人：シャープ株式会社 , 村井淳人 , 田中信也 , 北川英樹 , 今井元 , 今出光則 , 菊池哲郎 , 森本一典 , 嶋田純也 , 西村淳
发明人：村井　淳人 , 田中　信也 , 北川　英樹 , 今井　元 , 今出　光則 , 菊池　哲郎 , 森本　一典 , 嶋田　純也 , 西村　淳
IPC分类号： H01L29/786 , G02F1/1368 , H01L21/336 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/08 , H01L27/088 , H01L27/146
CPC分类号： H01L27/15 , G02F1/13318 , G02F1/13338 , G02F1/136204 , G02F1/1368 , H01L27/1222 , H01L27/1225 , H01L27/1251 , H01L29/42384 , H01L29/78633 , H01L29/7869
摘要：　本発明に係る回路基板（１）は、二次元的に配列された画素に対応して、あるいは上記画素の所定数の一群に対応して、同一の絶縁性基板（２）上に設けられた複数のトランジスタ素子を備えている。その複数のトランジスタ素子の少なくとも１つは、酸化物半導体をチャネル層（１１）として備えた酸化物ＴＦＴ（１０）であり、少なくとも他の１つは、例えばアモルファスシリコン半導体をチャネル層（２１）として備えたａ－ＳｉＴＦＴ（２０）である。酸化物ＴＦＴ（１０）およびａ－ＳｉＴＦＴ（２０）は、共にボトムゲート型のトランジスタである。
摘要翻译：公开了一种设置有多个晶体管元件的电路板（1），其设置在与二维排列的像素对应的同一绝缘基板（2）上，或者一组预定数量的像素。至少一个晶体管元件是氧化物TFT（10），其设置有氧化物半导体作为沟道层（11），并且至少一个其它晶体管元件是a-Si TFT（20），其被设置有例如，作为沟道层（21）的非晶硅半导体。氧化物TFT（10）和a-Si TFT（20）都是底栅型晶体管。

8. 发明申请

WO2007129519A1 液晶表示装置および液晶表示装置の製造方法审中-公开
标题翻译：液晶显示器和制造液晶显示器的方法
公开(公告)号：WO2007129519A1
公开(公告)日：2007-11-15
申请号：PCT/JP2007/057675
申请日：2007-04-05
申请人：シャープ株式会社 , 菊池哲郎 , 今井元 , 北川英樹 , 今出光則 , 原義仁 , 嶋田純也 , 松本隆夫
发明人：菊池哲郎 , 今井元 , 北川英樹 , 今出光則 , 原義仁 , 嶋田純也 , 松本隆夫
IPC分类号： G02F1/1335 , G02F1/1368
CPC分类号： G02F1/133553 , G02F1/133555 , G02F1/1362
摘要：　本発明は、低コストで高画質の半透過型あるいは反射型の液晶表示装置を提供することを目的としている。本発明の液晶表示装置は、入射光を表示面に向けて反射させる反射領域を備えた液晶表示装置であって、反射領域は、基板の上に形成された金属層と、前記金属層の上に形成された半導体層と、前記半導体層の上に形成された反射層とを備え、反射領域は、反射層の表面に形成された第１凹部と、第１凹部の中の反射層の表面に形成された第２凹部と、第２凹部の中の反射層６３の表面に形成された第３凹部とを有する。
摘要翻译：公开了一种可以以低成本制造的具有高图像质量的半透射或反射型液晶显示器。具体公开了一种液晶显示器，其包括将入射光束反射到显示表面的反射区域。反射区域包括形成在基板上的金属层，形成在金属层上的半导体层和形成在半导体层上的反射层。此外，反射区域具有形成在反射层的表面中的第一凹部，形成在第一凹部内的反射层的表面的第二凹部，以及形成在反射层的表面的第三凹部第二凹部内的层（63）。

9. 发明申请

WO2011135920A1 回路基板、表示装置および回路基板の製造方法审中-公开
标题翻译：电路板，显示装置及制造电路板的方法
公开(公告)号：WO2011135920A1
公开(公告)日：2011-11-03
申请号：PCT/JP2011/054796
申请日：2011-03-02
申请人：シャープ株式会社 , 北川英樹 , 田中信也 , 今井元 , 村井淳人 , 今出光則 , 菊池哲郎 , 森本一典 , 嶋田純也 , 西村淳
发明人：北川　英樹 , 田中　信也 , 今井　元 , 村井　淳人 , 今出　光則 , 菊池　哲郎 , 森本　一典 , 嶋田　純也 , 西村　淳
IPC分类号： H01L29/786 , G02F1/1368 , H01L21/822 , H01L27/04 , H01L27/146
CPC分类号： H01L27/1251 , H01L27/1225 , H01L27/1259 , H01L27/1446 , H01L27/14632 , H01L27/14678
摘要：　回路基板（１）は、同一の絶縁性基板（２）上に複数のトランジスタ素子を備え、上記複数のトランジスタ素子の少なくとも１つは、酸化物半導体をチャネル層（１１）として備えた酸化物ＴＦＴ（１０）であり、上記複数のトランジスタ素子の少なくとも他の１つは、酸化物ＴＦＴ（１０）と回路的な役割が異なっており、かつ、アモルファスシリコン半導体をチャネル層（２１）として備えたａ－ＳｉＴＦＴ（２０）であり、酸化物ＴＦＴ（１０）がトップゲート型のトランジスタであり、ａ－ＳｉＴＦＴ（２０）がボトムゲート型のトランジスタである。これにより、回路的に役割の異なるＴＦＴが搭載された回路基板の性能を向上させると共に、ＴＦＴを搭載するために必要な面積を低減することができる構成と、その製造方法とを提供する。
摘要翻译：所公开的电路板（1）在相同的绝缘基板（2）上设置有多个晶体管元件; 上述多个晶体管元件中的至少一个是设置有作为沟道层（11）的氧化物半导体的氧化物TFT（10）。上述多个晶体管元件中的至少另一个是具有非晶硅半导体作为沟道层（21）并且具有与氧化物TFT（10）的电路不同的目的的a-SiTFT（20） ; 氧化物TFT（10）是顶栅晶体管; 并且a-SiTFT（20）是底栅晶体管。结果，提供：可以增加安装有电路中具有不同作用的TFT的电路板的性能并且可以减小安装TFT所需的面积的结构; 及其制造方法。

10. 发明申请

WO2011036911A1 液晶表示装置审中-公开
标题翻译：液晶显示装置
公开(公告)号：WO2011036911A1
公开(公告)日：2011-03-31
申请号：PCT/JP2010/056573
申请日：2010-04-13
申请人：シャープ株式会社 , 田中信也 , 菊池哲郎 , 嶋田純也 , 渡部卓哉
发明人：田中　信也 , 菊池　哲郎 , 嶋田　純也 , 渡部　卓哉
IPC分类号： G09G3/20 , G02F1/1345 , G09G3/36
CPC分类号： G09G3/3677 , G09G2300/0408 , G09G2300/0417 , G09G2310/0286
摘要：　モノリシックゲートドライバを備えた液晶表示装置において、従来よりもパネルの額縁面積を小さくして、小型化を実現する。　アレイ基板上の領域のうちの表示領域外の領域に、金属膜として、画素回路やゲートドライバに設けられる薄膜トランジスタのソース電極を含む配線パターンを形成するためのソースメタル(５０１)および上記薄膜トランジスタのゲート電極を含む配線パターンを形成するためのゲートメタル(５０２)に加えて第３のメタル(５０３)が形成される。第３のメタル(５０３)は、コンタクトを介して、ソースメタル(５０１)またはゲートメタル(５０２)の少なくとも一方と電気的に接続される。
摘要翻译：公开了一种配备有单片栅极驱动器的液晶显示装置，其中通过比现有装置减少面板框架面积来实现尺寸的减小。除了用于形成布线图案的源极金属（501）之外，第三金属（503）除了用于形成包括薄的源电极的布线图案的源极金属（501）之外，还在阵列基板的区域之外的显示区域外的区域中形成为金属膜设置在像素电路或栅极驱动器上的薄膜晶体管，以及用于形成包括上述薄膜晶体管的栅电极的布线图案的栅极金属（502）。第三金属（503）通过触点与源极金属（501）或栅极金属（502）中的至少一个电连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式