专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明申请

WO2013022427A1 FABRIC CHIP HAVING TRUNKED LINKS 审中-公开
标题翻译：具有传动链接的织物芯片
公开(公告)号：WO2013022427A1
公开(公告)日：2013-02-14
申请号：PCT/US2011/046948
申请日：2011-08-08
申请人： HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. , FREY, Michael , CAVANNA, Vincent , SWITKOWSKI, Trevor
发明人： FREY, Michael , CAVANNA, Vincent , SWITKOWSKI, Trevor
IPC分类号： H04L12/56 , H04L29/02
CPC分类号： H04L12/1886 , H04L41/0668 , H04L49/101 , H04L49/109 , H04L49/201 , H04Q3/0004
摘要： A fabric chip includes a plurality of port interfaces, in which each of the plurality of port interfaces includes a network chip interface (NCI) block having a port resolution module to determine which of the port interfaces is to receive a packet from the NCI block and a crossbar block communicatively coupled with each of the NCI blocks in the plurality of port interfaces. In addition, at least two of the plurality of port interfaces are to be connected to at least two port interfaces of another fabric chip as trunked links of a trunk. Moreover, the NCI blocks of the at least two of the plurality of port interfaces include a resource that keeps track of the port interfaces in the fabric chip that are connected to the trunk links of the trunk.
摘要翻译：一种结构芯片包括多个端口接口，其中多个端口接口中的每一个包括具有端口分辨率模块的网络芯片接口（NCI）块，以确定哪些端口接口要从NCI块接收分组，以及与多个端口接口中的NCI块中的每一个通信耦合的交叉开关块。此外，多个端口接口中的至少两个将被连接到作为中继线的中继链路的另一个结构芯片的至少两个端口接口。此外，多个端口接口中的至少两个端口接口中的NCI块包括跟踪结构芯片中连接到中继线的中继链路的端口接口的资源。

72. 发明申请

WO2012146130A1 开关及其形成方法审中-公开
公开(公告)号：WO2012146130A1
公开(公告)日：2012-11-01
申请号：PCT/CN2012/073943
申请日：2012-04-12
申请人：机智创新股份有限公司 , 蔡周贤 , 苏家庆
发明人：蔡周贤 , 苏家庆
IPC分类号： H01H3/02
CPC分类号： H01L29/84 , B81B2201/00 , H01H9/0271 , H01H9/52 , H01H13/88 , H01H2203/028 , H01H2203/038 , H01H2205/004 , H01H2205/016 , H01H2229/002 , H01H2229/008 , H01H2229/012 , H01H2229/016 , H01H2229/044 , H01H2229/05 , H01L23/00 , H01L23/3121 , H01L24/83 , H01L2924/181 , H04L49/109 , H01L2924/00
摘要：本发明涉及一种开关及其形成方法。该开关包括一芯片结构，该芯片结构提供一一体成型的结合面。一机械开关的致动手段可受外力以接触触及该一体成型的结合面，进而致动该芯片结构。

73. 发明申请

WO2012132263A1 中継器、中継器の制御方法、およびプログラム审中-公开
标题翻译：重复，控制重复方法和程序
公开(公告)号：WO2012132263A1
公开(公告)日：2012-10-04
申请号：PCT/JP2012/001624
申请日：2012-03-09
申请人：パナソニック株式会社 , 山口孝雄 , 吉田篤 , 石井友規
发明人：山口　孝雄 , 吉田　篤 , 石井　友規
IPC分类号： H04L12/56
CPC分类号： H04L47/12 , H04L47/70 , H04L49/109 , H04L49/252 , H04L49/505
摘要：　半導体システムのデータ伝送においてトラヒックの低遅延伝送を実現する。　中継器６００ｂは、隣接中継器６００ａからのフリットを受信し、入力バッファ６０４に格納するかバイパス６１２するかを決定するバッファ選択部６０３を備えている。バッファ選択部６０３は、バイパスを行った場合に自中継器の伝送状態に基づいてデータの伝送経路および伝送流量の少なくとも一方を変更する第１制御、および前記バイパス制御部が前記バイパス処理を実行しなかった場合に、バイパス処理が行われなかったデータと他の第１中継器によってバイパス処理が行われたデータとが合流する他の第２中継器の伝送状態に基づいて、データの伝送経路および伝送流量の少なくとも一方を変更する第２制御の少なくとも一方を実行する。
摘要翻译：本发明实现半导体系统的数据传输中业务的低延迟传输。中继器（600b）设置有从相邻中继器（600a）接收飞行的缓冲器选择单元（603），并且确定是否绕过（612）或将飞行存储到输入缓冲器（604）。缓冲器选择单元603执行以下操作：第一控制，其中当旁路时，基于同步中继器的发送状态改变数据的传输路径和/或传输流量; 和/或第二控制，其中当旁路控制单元没有执行旁路处理时，基于单独的第二中继器的传输状态改变数据的传输路径和/或传输流量，其中没有数据的数据经过旁路处理和已经通过单独的第一中继器合并进行旁路处理的数据。

74. 发明申请

WO2012067679A1 MULTICHIP MODULE FOR COMMUNICATIONS 审中-公开
标题翻译：多通道模块通信
公开(公告)号：WO2012067679A1
公开(公告)日：2012-05-24
申请号：PCT/US2011/043743
申请日：2011-07-12
申请人： XILINX, INC.
发明人： WU, Ephrem, C.
IPC分类号： H01L25/065 , H04L12/56 , G06F15/78 , H01L23/14 , H01L23/538
CPC分类号： H04L49/101 , H01L23/147 , H01L25/0655 , H01L25/18 , H01L2224/16225 , H01L2924/15192 , H01L2924/157 , H04L49/109 , H04L49/405
摘要： An embodiment of a multichip module (500) is disclosed. For this embodiment of the multichip module (500), a transceiver die (501 ) has transceivers (511). A crossbar switch die (503) has at least one crossbar switch (513). A protocol logic blocks die (502) has protocol logic blocks (512). The transceiver die (501), the crossbar switch die (503), and the protocol logic blocks die (502) are all coupled to an interposer (510). The interposer (510) interconnects the transceivers (511) and the protocol logic blocks (512) to one another and interconnects the protocol logic blocks (512) and the at least one crossbar switch (513) to one another.
摘要翻译：公开了一种多芯片模块（500）的实施例。对于多芯片模块（500）的该实施例，收发器芯片（501）具有收发器（511）。交叉开关管芯（503）具有至少一个交叉开关（513）。协议逻辑模块（502）具有协议逻辑块（512）。收发器管芯（501），交叉开关管芯（503）和协议逻辑块管芯（502）都被耦合到插入件（510）。插入器（510）将收发器（511）和协议逻辑块（512）彼此互连，并将协议逻辑块（512）和至少一个交叉开关（513）互相互连。

75. 发明申请

WO2011126816A2 PERFORMANCE AND TRAFFIC AWARE HETEROGENEOUS INTERCONNECTION NETWORK 审中-公开
标题翻译：性能和交通意识异质互连网络
公开(公告)号：WO2011126816A2
公开(公告)日：2011-10-13
申请号：PCT/US2011030256
申请日：2011-03-29
申请人： INTEL CORP , VANGAL SRIRAM R , BORKAR NITIN Y , FANG ZHEN
发明人： VANGAL SRIRAM R , BORKAR NITIN Y , FANG ZHEN
IPC分类号： H04L29/02 , H04L12/28 , H04L12/56
CPC分类号： H04L47/30 , H04L47/39 , H04L49/109 , H04L49/40
摘要： In one embodiment, a method includes comparing an occupancy level of a buffer of a port of a router to a threshold, and controlling the port to operate at a first voltage and frequency based at least in part on the comparison, and at least one other port of the router is controlled to operate at a second voltage and frequency. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，一种方法包括将路由器的端口的缓冲器的占用水平与阈值进行比较，并且至少部分地基于比较来控制端口以第一电压和频率操作，以及至少一个其他路由器的端口被控制为以第二电压和频率操作。描述和要求保护其他实施例。

76. 发明申请

WO2011003121A1 SYSTEM-ON-CHIP FEHLERERKENNUNG 审中-公开
标题翻译：系统级芯片故障检测
公开(公告)号：WO2011003121A1
公开(公告)日：2011-01-13
申请号：PCT/AT2010/000248
申请日：2010-07-07
申请人： FTS Computertechnik GmbH , POLEDNA, Stefan
发明人： POLEDNA, Stefan
IPC分类号： G06F11/00 , H04L12/56 , G06F15/78
CPC分类号： H04L49/555 , G06F11/004 , G06F11/184 , G06F11/2736 , G06F15/7825 , H04L49/109 , H04L49/552
摘要： Die Erfindung betrifft ein Verfahren zur Fehlererkennung in einem System-on-Chip (SoC) bestehend aus einer Anzahl von IP-Cores , wobei jedes IP-Core eine Fault-Containment Unit ist, und wo die IP-Cores über ein Network-on-Chip mittels Nachrichten miteinander kommunizieren und wobei ein ausgezeichnetes IP-Core einen TRM (Trusted Resource Monitor) realisiert, wobei eine fehlerhafte Steuerungsnachricht, die von einem nicht privilegierten IP-Core an ein anderes nicht privilegierten IP-Core gesendet wird, von einer (unabhängigen) Fault-Containment Unit erkannt und verworfen wird, so dass diese fehlerhafte Steuerungsnachricht keinen Ausfall des Nachrichtenempfängers verursachen kann.
摘要翻译：本发明涉及一种用于在一个系统级芯片（SoC）的故障检测包括多个IP核，每个IP核心是一个故障容纳单元，并且其中通过网络-ON-IP核心芯片通过消息来彼此，并且其中优异的IP核的TRM（可信资源监视器）来实现，由此其由非特权IP核心发送到另一个非特权IP核心的错误的控制消息的，（独立的）通信被识别故障容纳单元和丢弃，从而使这些错误的控制消息不能引起所述消息接收方的失败。

77. 发明申请

WO2010110289A1 ルータ装置、半導体集積回路装置、ルーティング方法及びプログラム审中-公开
标题翻译：路由器设备，半导体集成电路设备，路由方法和程序
公开(公告)号：WO2010110289A1
公开(公告)日：2010-09-30
申请号：PCT/JP2010/055032
申请日：2010-03-24
申请人：日本電気株式会社 , 鳥居淳
发明人：鳥居　淳
IPC分类号： H04L12/56
CPC分类号： H04L49/10 , H04L49/109
摘要：　ルータ装置において短い遅延時間でパケットを転送する。ルータ装置は、第１のパケットを受信するとともに第１のパケットの宛先アドレス及び到着タイミングを含む第２のパケットを受信する受信部と、第２のパケットに含まれる第１のパケットの宛先アドレスを参照して第１のパケットのルーティングを行うルーティング部と、第２のパケットに含まれる第１のパケットの宛先アドレス及び到着タイミングを参照して第１のパケットに対するアービトレーションを行うアービタ部と、ルーティング部によるルーティング及びアービタ部によるアービトレーションにしたがって第１のパケットを転送する転送部と、を有する。
摘要翻译：一种以短延迟时间转发数据包的路由器设备。路由器装置包括：接收单元，其接收第一分组以及接收包括目的地地址和第一分组的到达定时的第二分组; 参考第二分组中包含的第一分组的目的地地址的路由选择单元，其路由第一分组; 参考第二分组中包括的第一分组的目的地地址和到达定时，执行关于第一分组的仲裁的仲裁单元; 以及转发单元，其根据路由单元的路由转发第一分组，并由仲裁器进行仲裁。

78. 发明申请

WO2010062916A1 NETWORK-ON-CHIP SYSTEM, METHOD, AND COMPUTER PROGRAM PRODUCT FOR TRANSMITTING MESSAGES UTILIZING A CENTRALIZED ON-CHIP SHARED MEMORY SWITCH 审中-公开
标题翻译：网络片上系统，方法和计算机程序产品，用于传输利用集中式片上共享存储器开关的消息
公开(公告)号：WO2010062916A1
公开(公告)日：2010-06-03
申请号：PCT/US2009/065802
申请日：2009-11-24
申请人： NETLOGIC MICROSYSTEMS, INC. , GARG, Gaurav , HASS, David T. , KUILA, Kaushik , SINGH, Gaurav
发明人： GARG, Gaurav , HASS, David T. , KUILA, Kaushik , SINGH, Gaurav
IPC分类号： H04L12/56
CPC分类号： H04L47/10 , H04L49/103 , H04L49/109
摘要： A network-on-chip system, method, and computer program product are provided for transmitting messages utilizing a centralized on-chip shared memory switch. In operation, a message is sent from one of a plurality of agents connected on a messaging network. The message is received at a central shared memory switch, the central shared memory switch being in communication with each of the plurality of agents. Further, the message is transmitted from the central shared memory switch to a destination agent, the destination agent being one of the plurality of agents.
摘要翻译：提供了片上系统，方法和计算机程序产品，用于使用集中的片上共享存储器交换机来发送消息。在操作中，从连接在消息收发网络上的多个代理之一发送消息。消息在中央共享存储交换机处被接收，中央共享存储器交换机与多个代理中的每一个进行通信。此外，消息从中央共享存储交换机发送到目的地代理，目的地代理是多个代理之一。

79. 发明申请

WO2008031851A1 METHODS FOR HARDWARE REDUCTION AND OVERALL PERFORMANCE IMPROVEMENT IN COMMUNICATION SYSTEM 审中-公开
标题翻译：减少硬件的方法和通信系统中的整体性能改进
公开(公告)号：WO2008031851A1
公开(公告)日：2008-03-20
申请号：PCT/EP2007/059592
申请日：2007-09-12
申请人： ECOLE POLYTECHNIQUE FEDERALE DE LAUSANNE (EPFL) , CARTA, Salvatore , MELONI, Paolo , DE MICHELI, Giovanni , RAFFO, Luigi
发明人： CARTA, Salvatore , MELONI, Paolo , DE MICHELI, Giovanni , RAFFO, Luigi
IPC分类号： H04L12/56
CPC分类号： H04L49/101 , G06F17/5045 , H04L49/109
摘要： The aim of the present invention is a method to achieve the customization of the communication network of a multicore communication system. This goal is achieved thanks to a method to design a multicore communication system, said communication system comprising a communication network having a plurality of switches and several elements communicating through the communication network, said method comprising the steps of: a) defining the communication network topology, comprising a number of switches, the architecture of said switches and the interconnection between said switches, b) defining routes to communicate among the elements through the switches according to the application running on the system, c) marking the input-to-output connections used within the switches traversed by these routes, d) removing all or part of the electronic components related to the non-marked connections.
摘要翻译：本发明的目的是实现多核通信系统的通信网络的定制的方法。该目的是通过设计多核心通信系统的方法实现的，所述通信系统包括具有多个交换机的通信网络和通过通信网络通信的多个元件，所述方法包括以下步骤：a）定义通信网络拓扑，包括多个交换机，所述交换机的架构和所述交换机之间的互连，b）根据在系统上运行的应用来定义通过交换机在元件之间通信的路由; c）标记输入到输出连接在由这些路线穿过的交换机内使用，d）删除与未标记连接相关的全部或部分电子部件。

80. 发明申请

WO00056024A3 NETWORK SWITCH 审中-公开
标题翻译：网络开关
公开(公告)号：WO00056024A3
公开(公告)日：2001-01-04
申请号：PCT/US2000/006942
申请日：2000-03-17
IPC分类号： H04L12/18 , H04L12/42 , H04L12/46 , H04L12/56 , H04L29/06 , H04L29/08
CPC分类号： H04L12/46 , H04L12/18 , H04L12/42 , H04L12/4625 , H04L12/4641 , H04L12/4645 , H04L12/467 , H04L12/56 , H04L12/5602 , H04L45/24 , H04L45/245 , H04L45/54 , H04L45/742 , H04L47/10 , H04L47/125 , H04L47/15 , H04L47/2408 , H04L47/2441 , H04L47/2458 , H04L47/286 , H04L47/50 , H04L47/6215 , H04L47/6225 , H04L47/623 , H04L49/102 , H04L49/109 , H04L49/201 , H04L49/208 , H04L49/254 , H04L49/3054 , H04L49/3081 , H04L49/351 , H04L49/352 , H04L49/354 , H04L49/45 , H04L49/602 , H04L49/90 , H04L49/901 , H04L49/9047 , H04L49/9057 , H04L49/9073 , H04L67/10 , H04L69/14 , H04L69/16 , H04L69/161
摘要： A network switch for switching packets from a source to a destination includes a source port for receiving an incoming packet from a source, a destination port which contains a path to a destination for the packet, and a filter unit for constructing and applying a filter to selected fields of the incoming packet. The filter unit further includes filtering logic for selecting desired fields of the incoming packet and copying selected field information therefrom. The filtering logic also constructs a field value based upon the selected fields, and applies a plurality stored field masks on the field value. The switch additionally includes a rules table which contains a plurality of rules therein. The filtering logic is configured to perform lookups of the rules table in order to determine actions which must be taken based upon the result of a comparison between the field value and the stored filter masks and the rules table lookup.
摘要翻译：用于将数据包从源切换到目的地的网络交换机包括用于从源接收传入分组的源端口，包含到分组目的地的路径的目的地端口，以及用于构建和应用过滤器的过滤器单元输入数据包的选定字段。滤波器单元还包括用于选择输入分组的期望字段并从其复制所选字段信息的过滤逻辑。过滤逻辑还基于所选择的字段构建字段值，并对字段值应用多个存储的字段掩码。交换机另外包括规则表，其中包含多个规则。过滤逻辑被配置为执行规则表的查找，以便基于字段值和存储的过滤器掩码与规则表查找之间的比较的结果来确定必须采取的动作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式