专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明申请

WO2008078649A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2008078649A1
公开(公告)日：2008-07-03
申请号：PCT/JP2007/074543
申请日：2007-12-20
申请人：日本電気株式会社 , 植木誠 , 山本博規 , 林喜宏 , 伊藤文則 , 福本能之
发明人：植木誠 , 山本博規 , 林喜宏 , 伊藤文則 , 福本能之
IPC分类号： H01L21/768 , H01L21/312 , H01L23/522
CPC分类号： H01L21/31633 , C23C16/30 , H01L21/02126 , H01L21/02164 , H01L21/02167 , H01L21/0217 , H01L21/022 , H01L21/02203 , H01L21/02216 , H01L21/02274 , H01L21/3122 , H01L21/31695 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L21/76835 , H01L21/76849 , H01L21/76856 , H01L21/76867 , H01L21/76883 , H01L21/76886 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要：【課題】　配線の信頼性劣化を抑制し、配線の実効誘電率を低減する。【解決手段】　半導体装置の銅含有配線がバリア絶縁膜で被覆されており、前記バリア絶縁膜が、不飽和炭化水素とアモルファスカーボンとを含む有機シリカの成分を含有するものである。前記銅含有配線を、不飽和炭化水素とアモルファスカーボンを含む有機シリカ構造のバリア絶縁膜で被覆する。したがって、本発明によれば、銅含有配線の信頼性を劣化させることなく、配線間容量を低減でき、そのため、高速、低消費電力なＬＳＩを実現できる。
摘要翻译：本发明旨在抑制布线的可靠性的劣化并降低布线的有效介电常数。具体公开了一种半导体器件，其中含铜布线被阻挡绝缘膜覆盖，并且阻挡绝缘膜含有含有不饱和烃和无定形碳的有机二氧化硅成分。也就是说，含有铜的布线被具有含有不饱和烃和无定形碳的有机二氧化硅结构的阻隔绝缘膜覆盖。因此，在不劣化含铜布线的可靠性的情况下降低线间电容，从而实现低功耗的高速LSI。

72. 发明申请

WO2007106814A2 SEMICONDUCTOR DEVICE FABRICATED USING A CARBON-CONTAINING FILM AS A CONTACT ETCH STOP LAYER 审中-公开
标题翻译：使用含碳膜作为接触蚀刻停止层制成的半导体器件
公开(公告)号：WO2007106814A2
公开(公告)日：2007-09-20
申请号：PCT/US2007/063888
申请日：2007-03-13
申请人： TEXAS INSTRUMENTS INCORPORATED , BU, Haowen , KRISHNAN, Anand, T. , TSUI, Ting, Y. , DOSTALIK, William, W. , KHAMANKAR, Rajesh
发明人： BU, Haowen , KRISHNAN, Anand, T. , TSUI, Ting, Y. , DOSTALIK, William, W. , KHAMANKAR, Rajesh
IPC分类号： H01L23/58 , H01L21/469
CPC分类号： H01L21/02167 , H01L21/02274 , H01L21/0228 , H01L21/02282 , H01L21/02348 , H01L21/02351 , H01L21/02354 , H01L21/268 , H01L21/3105 , H01L21/3148 , H01L21/318 , H01L21/324 , H01L21/76829 , H01L21/823828 , H01L21/823871 , H01L29/6656 , H01L29/6659 , H01L29/7833 , H01L2924/0002 , H01L2924/00
摘要： The invention provides, one aspect, a method of fabricating a semiconductor device (100). In one aspect, the method includes forming a carbide layer (170) over a gate electrode (150) and depositing a pre-metal dielectric layer (175) over the carbide layer. The method provides a significant reduction in NBTI (negative bias temperature instability) drift.
摘要翻译：本发明提供一个方面，一种制造半导体器件（100）的方法。一方面，该方法包括在栅电极（150）上形成碳化物层（170），并在碳化物层上沉积预金属介电层（175）。该方法显着降低了NBTI（负偏压温度不稳定性）漂移。

73. 发明申请

WO2006109735A1 成膜方法及び成膜装置审中-公开
标题翻译：薄膜成型方法和薄膜成型装置
公开(公告)号：WO2006109735A1
公开(公告)日：2006-10-19
申请号：PCT/JP2006/307475
申请日：2006-04-07
申请人：東京エレクトロン株式会社 , 亀嶋隆季 , 川村剛平 , 小林保男
发明人：亀嶋隆季 , 川村剛平 , 小林保男
IPC分类号： H01L21/31 , C23C16/44
CPC分类号： C23C16/4404 , C23C16/4581 , H01L21/02167 , H01L21/02274 , H01L21/3185
摘要：　本発明は、金属酸化物が含有されているセラミックスからなる載置台が内部に配置された処理容器内に、無機シランガスを含む処理ガスを導入して、前記載置台表面を含む前記処理容器内壁にシリコンを含む非金属の薄膜をプリコートする工程と、前記非金属の薄膜がプリコートされた載置台の上に被処理基板を載置する工程と、前記処理容器内に、有機シランガスを含む処理ガスを導入して、前記載置台上に載置された前記被処理基板の表面にシリコンを含む非金属の薄膜を成膜する工程と、を備えたことを特徴とする成膜方法である。
摘要翻译：成膜方法的特征在于，该方法具有将包含无机硅烷气体的处理气体引入处理室的步骤，在该处理室中配置由包含金属氧化物的陶瓷构成的放置台，所述处理室包括具有包含硅的非金属薄膜的所述放置台的表面; 将待处理的基板放置在预先涂覆有非金属薄膜的放置台上的步骤; 以及将包括有机硅烷气体的处理气体引入处理室的步骤，以及在放置台上的基板的表面上形成包含硅的非金属薄膜。

74. 发明申请

WO2006014193A1 PROCESSING SYSTEM AND METHOD FOR CHEMICALLY TREATING A TERA LAYER 审中-公开
标题翻译：用于化学处理TERA层的处理系统和方法
公开(公告)号：WO2006014193A1
公开(公告)日：2006-02-09
申请号：PCT/US2005/015925
申请日：2005-05-06
申请人： TOKYO ELECTRON LIMITED , MOSDEN, Aelan , YAMASHITA, Asao
发明人： MOSDEN, Aelan , YAMASHITA, Asao
IPC分类号： H01L21/033
CPC分类号： H01L21/02167 , H01L21/02126 , H01L21/02274 , H01L21/0276 , H01L21/0332 , H01L21/0337 , H01L21/3148 , H01L21/31633
摘要： A processing system and method for chemically treating a TERA layer on a substrate. The chemical treatment of the substrate chemically alters exposed surfaces on the substrate. In one embodiment, the system for processing a TERA layer includes a plasma-enhanced chemical vapor deposition (PECVD) system for depositing the TERA layer on the substrate, an etching system for creating features in the TERA layer, and a processing subsystem for reducing the size of the features in the TERA layer.
摘要翻译：一种用于化学处理基底上的TERA层的处理系统和方法。衬底的化学处理化学改变衬底上的暴露表面。在一个实施例中，用于处理TERA层的系统包括用于在衬底上沉积TERA层的等离子体增强化学气相沉积（PECVD）系统，用于在TERA层中创建特征的蚀刻系统，以及用于减少 TERA图层中的特征尺寸。

75. 发明申请

WO2003043073A2 A METHOD OF DEPOSITING LOW K BARRIER LAYERS 审中-公开
标题翻译：沉积低K阻挡层的方法
公开(公告)号：WO2003043073A2
公开(公告)日：2003-05-22
申请号：PCT/US2002/036229
申请日：2002-11-12
申请人： APPLIED MATERIALS, INC.
发明人： XIA, Li-Qun , XU, Ping , YANG, Louis
IPC分类号： H01L21/314
CPC分类号： H01L21/76835 , C23C16/325 , H01L21/0206 , H01L21/02126 , H01L21/02167 , H01L21/022 , H01L21/02211 , H01L21/02274 , H01L21/0234 , H01L21/314 , H01L21/3148 , H01L21/31633 , H01L21/76801 , H01L21/7681 , H01L21/76826 , H01L21/76828 , H01L21/76829 , H01L21/76831 , H01L21/76834
摘要： A method is provided for processing a substrate including providing a processing gas comprising an organosilicon compound comprising a phenyl group to the processing chamber, and reacting the processing gas to deposit a low k silicon carbide barrier layer useful as a barrier layer in damascene or dual damascene applications with low k dielectric materials.
摘要翻译：提供了一种处理衬底的方法，包括提供包含含有苯基的有机硅化合物的处理气体到处理室，并使处理气体反应沉积用作大马士革或双镶嵌层中的阻挡层的低k碳化硅阻挡层低k电介质材料的应用。

76. 发明申请

WO02054484A3 METAL ION DIFFUSION BARRIER LAYERS 审中-公开
标题翻译：金属离子扩散障碍层
公开(公告)号：WO02054484A3
公开(公告)日：2003-02-13
申请号：PCT/US0200130
申请日：2002-01-03
申请人： DOW CORNING , LOBODA MARK
发明人： LOBODA MARK
IPC分类号： C23C16/40 , H01L21/205 , H01L21/312 , H01L21/316 , H01L21/768 , H01L23/522 , H01L23/532
CPC分类号： H01L21/76831 , C23C16/401 , H01L21/02126 , H01L21/02167 , H01L21/02211 , H01L21/02274 , H01L21/3122 , H01L21/31633 , H01L21/76801 , H01L21/76807 , H01L21/76834 , H01L21/76835 , H01L23/53223 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要： An integrated circuit comprising a subassembly of solid state devices formed into a substrate made of a semiconducting material. The devices within the subassembly are connected by metal wiring formed from conductive metals. A diffusion barrier layer of an alloy film having the composition of SiwCxOyHz where w has a value of 10 to 33, preferably 18 to 20 atomic %, x has a value of 1 to 66, preferably 18 to 21 atomic percent, y has a value of 1 to 66, preferably 5 to 38 atomic % and z has a value of 0.1 to 60, preferably 25 to 32 atomic %; and w + x + y + z = 100 atomic % is formed on at least the metal wiring.
摘要翻译：一种集成电路，包括形成为由半导体材料制成的衬底的固态器件的子组件。子组件内的器件通过由导电金属形成的金属布线连接。具有SiwCxOyHz组成的合金膜的扩散阻挡层，其中w具有10至33，优选18至20原子％的值，x具有1至66，优选18至21原子％的值，y具有值为1〜66，优选为5〜38原子％，z为0.1〜60，优选为25〜32原子％。并且在至少金属布线上形成w + x + y + z = 100原子％。

77. 发明申请

WO02027777A2 SILICON OXIDE PATTERNING USING CVD PHOTORESIST 审中-公开
标题翻译：使用CVD光刻胶的硅氧化物图案
公开(公告)号：WO02027777A2
公开(公告)日：2002-04-04
申请号：PCT/US2001/026999
申请日：2001-08-30
IPC分类号： H01L21/312
CPC分类号： H01L21/02126 , H01L21/02167 , H01L21/02211 , H01L21/02274 , H01L21/02304 , H01L21/02323 , H01L21/02337 , H01L21/02348 , H01L21/02362 , H01L21/3122
摘要： An integrated circuit, and method of forming thereof, comprising CVD photoresist (e.g., PPMS 202) is formed on a substrate (e.g., silicon 200), patterned and converted into silicon oxide, and is left on the substrate to function as a silicon oxide layer (e.g., PPMSO 204). A high quality cap layer (e.g., PECVD silicon oxide 212) may then be formed over the lower quality silicon oxide layer utilizing a maskless etch process. A high quality silicon oxide layer (e.g. silicon oxide 308) may be formed on the substrate prior to formation of the CVD photoresist layer to provide a buffer underneath the lower quality silicon oxide. Because etch selectivity is generally not required for the photoresist layer, a thinner photoresist may be used than that of prior art techniques, permitting a larger lithographic process window, increased depth of focus, and a more robust process.
摘要翻译：在基板（例如，硅200）上形成包括CVD光致抗蚀剂（例如，PPMS 202）的集成电路及其形成方法，被图案化并转换为氧化硅，并且留在基板上起氧化硅的作用层（例如，PPMSO 204）。然后可以使用无掩模蚀刻工艺在较低质量的氧化硅层上形成高质量的覆盖层（例如，PECVD氧化硅212）。可以在形成CVD光致抗蚀剂层之前在衬底上形成高质量的氧化硅层（例如氧化硅308），以在低质量的氧化硅之下提供缓冲。由于光致抗蚀剂层通常不需要蚀刻选择性，因此可以使用比现有技术更薄的光致抗蚀剂，允许更大的光刻工艺窗口，增加焦深和更坚固的工艺。

78. 发明申请

WO1998021748A1 SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO1998021748A1
公开(公告)日：1998-05-22
申请号：PCT/JP1997004144
申请日：1997-11-13
申请人： TOKYO ELECTRON LIMITED , AKAHORI, Takashi , NAITO, Yoko , ENDO, Shunichi , SAITO, Masahide , AOKI, Takeshi , HIRATA, Tadashi
发明人： TOKYO ELECTRON LIMITED
IPC分类号： H01L21/314
CPC分类号： H01L21/0212 , C23C16/029 , C23C16/26 , C23C16/325 , H01L21/02115 , H01L21/02126 , H01L21/02167 , H01L21/022 , H01L21/02274 , H01L21/02304 , H01L21/3127 , H01L21/76801 , H01L21/76819 , H01L21/76826 , H01L21/76829 , H01L21/76834 , H01L21/76835 , H01L21/7685 , H01L21/76856
摘要： Into a plasma treatment apparatus, for instance, C4F8 gas and C2H4 gas are introduced as film forming gases at flow rates of 60 sccm and 30 sccm respectively under the conditions of a pressure of 0.2 Pa, a microwave power of 2.7 kW, a high frequency power of 1.5 kW and a wafer temperature of 350 DEG C. At the same time, plasma gas is introduced at a flow rate of 150 sccm. Thus a CF film (13) containing, e.g., 22 % of fluorine is formed on a silicon substrate (11). Such a CF film (13) has a relative dielectric constant of 2.4.
摘要翻译：在等离子体处理装置中，例如，在压力为0.2Pa，微波功率为2.7kW，高频率的条件下，分别以60sccm和30sccm的流量将C4F8气体和C2H4气体分别作为成膜气体引入功率为1.5kW，晶片温度为350℃。同时，以150sccm的流量引入等离子体气体。因此，在硅衬底（11）上形成含有例如22％的氟的CF膜（13）。这种CF膜（13）的相对介电常数为2.4。

79. 发明申请

WO1994014189A1 METHOD OF PRODUCING SEMICONDUCTOR AND INSULATION FILMS 审中-公开
标题翻译：用于生产半导体和绝缘
公开(公告)号：WO1994014189A1
公开(公告)日：1994-06-23
申请号：PCT/EP1993002939
申请日：1993-10-25
申请人： HERAEUS NOBLELIGHT GMBH , KOGELSCHATZ, Ulrich
发明人： HERAEUS NOBLELIGHT GMBH
IPC分类号： H01L21/316
CPC分类号： H01L21/02164 , H01L21/02112 , H01L21/02167 , H01L21/0217 , H01L21/02271 , H01L21/02348 , H01L21/0242 , H01L21/02532 , H01L21/02546 , H01L21/0262 , H01L21/314 , H01L21/31612 , H01L21/3185
摘要： The aim of the invention is to provide a simplified method for the production of semiconductor and insulation films. The invention calls for a compound which is gaseous under normal conditions and which contains silicon, gallium, germanium or arsenic to be deposited on the surface (5S) of a substrate (5) held at a temperature below 0 DEG C. The film (11) thus formed is subsequently irradiated with UV radiation of a defined wavelength.

80. 发明申请

WO2018212999A1 CYCLIC FLOWABLE DEPOSITION AND HIGH-DENSITY PLASMA TREATMENT PROCESES FOR HIGH QUALITY GAP FILL SOLUTIONS 审中-公开
公开(公告)号：WO2018212999A1
公开(公告)日：2018-11-22
申请号：PCT/US2018/030699
申请日：2018-05-02
申请人： APPLIED MATERIALS, INC.
发明人： LIANG, Jingmei , SUN, Yong , GUO, Jinrui , JHA, Praket P. , LEE, Jung Chan , GUNG, Tza-Jing , SRINIVASAN, Mukund
IPC分类号： H01L21/768 , H01L21/027 , H01L21/02 , H01L21/67
CPC分类号： H01L21/76224 , C23C16/045 , C23C16/308 , C23C16/325 , C23C16/345 , C23C16/36 , C23C16/402 , C23C16/45523 , C23C16/4554 , C23C16/505 , H01J37/32357 , H01J37/32899 , H01J2237/3321 , H01L21/02126 , H01L21/0214 , H01L21/02164 , H01L21/02167 , H01L21/0217 , H01L21/02211 , H01L21/02216 , H01L21/02219 , H01L21/02274 , H01L21/0228 , H01L21/02326 , H01L21/02329 , H01L21/02337 , H01L21/0234 , H01L21/02348 , H01L21/67167 , H01L21/67184 , H01L21/67207 , H01L21/76229
摘要： Implementations disclosed herein relate to methods for forming and filling trenches in a substrate with a flowable dielectric material. In one implementation, the method includes subjecting a substrate having at least one trench to a deposition process to form a flowable layer over a bottom surface and sidewall surfaces of the trench in a bottom-up fashion until the flowable layer reaches a predetermined deposition thickness, subjecting the flowable layer to a first curing process, the first curing process being a UV curing process, subjecting the UV cured flowable layer to a second curing process, the second curing process being a plasma or plasma-assisted process, and performing sequentially and repeatedly the deposition process, the first curing process, and the second curing process until the plasma cured flowable layer fills the trench and reaches a predetermined height over a top surface of the trench.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式