专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明申请

WO99017214A1 DEVICE AND METHOD FOR CONTINUOUSLY POLLING FOR COMMUNICATION BUS TYPE AND TERMINATION 审中-公开
标题翻译：用于通信总线类型和终止的连续轮询的装置和方法
公开(公告)号：WO99017214A1
公开(公告)日：1999-04-08
申请号：PCT/US1998/019829
申请日：1998-09-23
IPC分类号： G06F13/40
CPC分类号： G06F13/4086
摘要： Method and apparatus are disclosed for repeatedly monitoring the communication bus type and concurrently monitoring to determine if termination of the communication bus is necessary. The method comprises the steps of initializing several communication lines to logical high; determining based on the value of the input lines whether the communication bus is a parallel bus or SCSI bus; if the bus is SCSI bus, sending a low signal followed by a high signal across the output of one of the communication lines; sensing whether the communication line follows the biasing; if the output communication line follows the biasing, terminating the communication bus; if the output communication line does not follow the biasing, not terminating the communication bus. The apparatus comprises eight communication lines of the communication bus and a microprocessor electrically connected to the communication bus for stimulating and monitoring the eight communication lines in accordance with the above method.
摘要翻译：公开了用于重复监视通信总线类型并同时监视以确定通信总线的终止是否需要的方法和装置。该方法包括将若干通信线路初始化为逻辑高的步骤; 基于输入线的值来确定通信总线是并行总线还是SCSI总线; 如果总线是SCSI总线，则在一条通信线路的输出端发送低信号，然后发送高信号; 感测通信线路是否遵循偏置; 如果输出通信线路跟随偏置，则终止通信总线; 如果输出通信线路不跟随偏置，则不终止通信总线。该装置包括通信总线的八条通信线路和与通信总线电连接的微处理器，用于根据上述方法刺激和监视八条通信线路。

72. 发明申请

WO1993020519A1 FUTURE BUS BUS TERMINATION NETWORK 审中-公开
标题翻译：未来总线总线终端网络
公开(公告)号：WO1993020519A1
公开(公告)日：1993-10-14
申请号：PCT/GB1993000486
申请日：1993-03-09
申请人： CTS CORPORATION UK LTD. , RAMSAY, William
发明人： CTS CORPORATION UK LTD.
IPC分类号： G06F13/40
CPC分类号： H05K1/0246 , G06F13/4086 , H04L25/0298 , H05K1/0231 , H05K3/3421 , H05K2201/044 , H05K2201/10022
摘要： A bus termination network as described for terminating transmission lines used with high speed digital backplanes and which meets futurebus+ specifications. The network consists of a plurality of resistors (R) each of which is connected between a hole (15), which receives a connector, and a common junction (22) which is connected to a 2.1 voltage supply at connector (26). The junction (22) is connected to ground (24) via a capacitor (20). The resistor network is provided in a surface mount chip (18) provided with gull-wing connectors. Each transmission line is connected through a single resistor R in network package (18) so that the signal on the transmission line is decoupled from a 2.1 voltage supply and capacitor (20) decouples the resistors (R) from ground (24).
摘要翻译：一种总线终端网络，用于终止与高速数字背板一起使用的传输线，并符合futurebus +规范。网络由多个电阻器（R）组成，每个电阻器（R）连接在接纳连接器的孔（15）和连接到连接器（26）上的2.1电压源的公共接点（22）之间。结（22）经由电容器（20）连接到地（24）。电阻网络设置在设置有鸥翼连接器的表面安装芯片（18）中。每个传输线通过网络封装（18）中的单个电阻器R连接，使得传输线上的信号与2.1电压源解耦，电容器（20）将电阻器（R）与地（24）分离。

73. 发明申请

WO2019013926A1 ACCELERATED I3C STOP INITIATED BY A THIRD PARTY 审中-公开
公开(公告)号：WO2019013926A1
公开(公告)日：2019-01-17
申请号：PCT/US2018/037840
申请日：2018-06-15
申请人： QUALCOMM INCORPORATED
发明人： GRAIF, Sharon , PITIGOI-ARON, Radu , AMARILIO, Lior
IPC分类号： G06F13/376
CPC分类号： G06F13/4291 , G06F13/26 , G06F13/36 , G06F13/376 , G06F13/4086 , G06F2213/0016 , G06F2213/0038
摘要： Systems, methods, and apparatus for communication over a serial bus in accordance with an I3C protocol are described that enable a non-participating device to cause a master device on an I3C bus transmit a STOP condition that terminates a transaction with a slave device coupled to the I3C bus. A method performed at a master device coupled to a serial bus includes initiating a transaction between the master device and a first slave device, terminating the transaction before completion of the transaction when a second slave device intervenes in the transaction, and servicing the second slave device after terminating the transaction. The transaction may include transmissions of data frames over the serial bus. The second slave device may intervene when it is not a party to the transaction.

74. 发明申请

WO2018154521A1 UNIVERSAL SERIAL BUS (USB) DISCONNECTION SWITCH SYSTEM, COMPUTER PROGRAM PRODUCT, AND METHOD 审中-公开
公开(公告)号：WO2018154521A1
公开(公告)日：2018-08-30
申请号：PCT/IB2018/051164
申请日：2018-02-23
申请人： DARK MATTER L.L.C. , NEVALAINEN, Jouni
发明人： NEVALAINEN, Jouni
IPC分类号： G06F13/42 , G06F21/82
CPC分类号： G06F13/4086 , G06F13/20 , G06F13/4295 , G06F21/85 , G06F2213/0042 , G06F2213/3812
摘要： A universal serial bus (USB) disconnection switch system, method, and computer program product are provided. In use, it is determined that a USB port integrated with a computing device is in electrical communication with at least one hardware component of the computing device via a data bus. Additionally, it is determined that a first predefined condition of the computing device is satisfied. Further, a switch is controlled to disconnect the data bus from the at least one hardware component of the computing device, based on the determination that the USB port is in electrical communication with the at least one hardware component via the data bus and the determination that the first predefined condition of the computing device is satisfied.

75. 发明申请

WO2016144828A1 IMPEDANCE-BASED FLOW CONTROL FOR A TWO-WIRE INTERFACE SYSTEM WITH VARIABLE FRAME LENGTH 审中-公开
标题翻译：具有可变框架长度的两线接口系统的基于阻抗的流量控制
公开(公告)号：WO2016144828A1
公开(公告)日：2016-09-15
申请号：PCT/US2016/021067
申请日：2016-03-04
申请人： QUALCOMM INCORPORATED
发明人： MISHRA, Lalan Jee , WIETFELDT, Richard , WILEY, George , GIL, Amit
IPC分类号： G06F13/42 , G06F13/38 , G06F9/455
CPC分类号： G06F5/065 , G06F9/455 , G06F13/385 , G06F13/4086 , G06F13/42 , G06F13/426 , G06F13/4286 , G06F2205/067
摘要： A two wire interface is disclosed that serializes messaging signals and GPIO signals into frames transmitted over a transmit pin. The two wire interface is configured to perform flow control by monitoring a voltage for the transmit pin.
摘要翻译：公开了将消息传送信号和GPIO信号串行化成通过传输引脚传输的帧的双线接口。两线接口被配置为通过监视发送引脚的电压来执行流量控制。

76. 发明申请

WO2016137873A2 MULTI-FUNCTION PORTS ON A COMPUTING DEVICE 审中-公开
标题翻译：计算机上的多功能端口
公开(公告)号：WO2016137873A2
公开(公告)日：2016-09-01
申请号：PCT/US2016/018889
申请日：2016-02-22
申请人： GOOGLE INC.
发明人： BOWERS, Andrew C. , TANNER, James , CLAYTON, Joseph Edward , HAYTER, Mark D. , LYON, Christopher , SCHNEIDER, David Ness
IPC分类号： G06F13/40 , G06F1/16
CPC分类号： G06F13/4086 , G06F1/1613
摘要： In one general aspect, a method can include configuring a first connector of a particular type included in a first multipurpose port located on a first side of a computing device to connect the computing device to a first peripheral device, transporting one or more of power, high-speed data, and display data between the computing device and the first peripheral device using the first multipurpose port, configuring a second connector of the particular type included in a second multipurpose port located on a second side of the computing device to connect the computing device to a second peripheral device, and transporting one or more of power, high-speed data, and display data between the computing device and the second peripheral device using the second multipurpose port.
摘要翻译：在一个一般方面，一种方法可以包括配置包括在位于计算设备的第一侧上的第一多用途端口中的特定类型的第一连接器，以将计算设备连接到第一外围设备，将一个或多个功率，使用第一多用途端口在计算设备和第一外围设备之间显示数据，配置包括在位于计算设备的第二侧的第二多用途端口中的特定类型的第二连接器，以将计算设备到第二外围设备，并且使用第二多用途端口在计算设备和第二外围设备之间传输功率，高速数据和显示数据中的一个或多个。

77. 发明申请

WO2013178146A1 一种平板电脑接口扩展方法和装置审中-公开
公开(公告)号：WO2013178146A1
公开(公告)日：2013-12-05
申请号：PCT/CN2013/079521
申请日：2013-07-17
申请人：中兴通讯股份有限公司
发明人：姚小朋
IPC分类号： G06F1/16
CPC分类号： G06F1/3262 , G06F1/266 , G06F11/3027 , G06F11/3051 , G06F13/385 , G06F13/4086 , G06F13/426
摘要：本发明公开了一种平板电脑接口扩展方法和装置，其中，所述装置包括：接口，配置为插入线缆；电压检测单元，配置为检测VBUS针脚是否有电压输入，当没有电压输入时，通知阻抗检测单元，当有电压输入时，通知充电检测单元；阻抗检测单元，配置为在收到电压检测单元发来的通知后，检测接口的ID针脚与GND针脚之间的阻抗；充电检测单元，配置为在收到电压检测单元发来的通知后，检测DP针脚和DM针脚是短路还是断路；中央处理单元，配置为根据阻抗检测单元检测到的阻抗值或充电检测单元检测的结果，确定插入接口的线缆的类型；并控制平板电脑内的相关部件进行相应的操作。本发明可以实现无需外接扩展设备，就能在Micro USB或Mini USB接口上连接不同类型的线缆。

78. 发明申请

WO2013176303A1 IMPEDANCE MATCHING BETWEEN FPGA AND MEMORY MODULES 审中-公开
标题翻译： FPGA与存储器模块之间的阻抗匹配
公开(公告)号：WO2013176303A1
公开(公告)日：2013-11-28
申请号：PCT/KR2012/004042
申请日：2012-05-23
申请人： TAEJIN INFO TECH CO., LTD. , CHO, Byungcheol
发明人： CHO, Byungcheol
IPC分类号： G11C7/10 , G11C11/4096 , G06F13/14
CPC分类号： G06F13/4086
摘要： Embodiments of the present invention provide impedance matching between a Field Programmable Gate Array (FPGA) and memory modules in a semiconductor storage device (SSD) system architecture. Specifically, a set (at least one) of memory modules is coupled to an FPGA. A damping resistor is placed at the impedance mismatching point to reduce signal noise.
摘要翻译：本发明的实施例提供了现场可编程门阵列（FPGA）与半导体存储设备（SSD）系统架构中的存储器模块之间的阻抗匹配。具体来说，将一组（至少一个）存储器模块耦合到FPGA。在阻抗失配点放置阻尼电阻以减少信号噪声。

79. 发明申请

WO2013164533A1 UNITE DE COMMANDE ELECTRONIQUE A TERMINAISON DE LIGNE CONFIGURABLE 审中-公开
标题翻译：具有可配置线路终端的电子控制单元
公开(公告)号：WO2013164533A1
公开(公告)日：2013-11-07
申请号：PCT/FR2013/050927
申请日：2013-04-25
申请人： PEUGEOT CITROEN AUTOMOBILES SA
发明人： DHAINAUT, Jean Marc , MORAND, Nicolas
IPC分类号： H04L25/02 , G06F13/40
CPC分类号： G06F13/4086 , H04L25/0278 , H04L25/0298
摘要： Unité de commande électronique (ECU AUTO ) à terminaison de ligne configurable pour réseau de communication numérique à au moins deux fils de transmission (L H , L L ) de signaux, ladite unité de commande électronique comprenant une terminaison de ligne (RT A , RT B , C T ) essentiellement définie par une résistance équivalente de terminaison apte à connecter les fils de transmission de signaux entre eux, un dispositif de commutation (μC, SW H , SW L , BL2) de terminaison de ligne pour activer la terminaison de ligne, caractérisée en ce que l'unité de commande électronique comprend en outre un dispositif de détermination (μC, V ref1 , V ref2 , SW POL_H , SW POL_L ) de la présence d'autres terminaisons de ligne sur le réseau de communication et d'auto-adaptation pour commander l'activation de la terminaison de ligne en fonction de la présence ou non d'autres terminaisons de ligne sur le réseau de communication.
摘要翻译：一种具有用于数字通信网络的可配置线路终端的电子控制单元（ECUAUTO），具有至少两条信号传输线路（LH，LL），所述电子控制单元包括基本上由等效线路定义的线路终端（RTA，RTB，CT）能够将信号传输线彼此连接的终端电阻，用于激活线路终端的线路终端切换装置（muC，SWH，SWL，BL2），其特征在于，所述电子控制单元还包括装置（muC，Vref1，Vref2 ，SWPOL_H，SWPOL_L），用于确定通信网络上其他线路终端的存在，并且基于通信网络上其他线路终端的存在或其他方式自适应来控制线路终端的激活。

80. 发明申请

WO2013095567A1 NON-LINEAR TERMINATION FOR AN ON-PACKAGE INPUT/OUTPUT ARCHITECTURE 审中-公开
标题翻译：用于封装输入/输出结构的非线性终止
公开(公告)号：WO2013095567A1
公开(公告)日：2013-06-27
申请号：PCT/US2011/067019
申请日：2011-12-22
申请人： INTEL CORPORATION , MELLINGER, Todd W. , GRIFFITH, Michael E. , BALAMURUGAN, Ganesh , THOMAS, Thomas P. , KUMAR, Rajesh
发明人： MELLINGER, Todd W. , GRIFFITH, Michael E. , BALAMURUGAN, Ganesh , THOMAS, Thomas P. , KUMAR, Rajesh
IPC分类号： G06F1/00 , G06F13/14
CPC分类号： G06F13/4086 , G06F13/14 , G06F13/36 , Y02D10/14 , Y02D10/151
摘要： An on-package interface. A first set of single-ended transmitter circuits on a first die. A first set of single-ended receiver circuits on a second die. The receiver circuits have a termination circuit comprising an inverter and a resistive feedback element. A plurality of conductive lines couple the first set of transmitter circuits and the first set of receiver circuits. The lengths of the plurality of conductive lines are matched.
摘要翻译：一个封装接口。第一组第一组单端发射机电路。第二组芯片上的第一组单端接收器电路。接收器电路具有包括反相器和电阻反馈元件的终端电路。多条导线耦合第一组发射机电路和第一组接收机电路。多条导线的长度相匹配。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式