专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2015122446A1 銅／セラミックス接合体、及び、パワーモジュール用基板审中-公开
标题翻译：铜/陶瓷棒和电源模块基板
公开(公告)号：WO2015122446A1
公开(公告)日：2015-08-20
申请号：PCT/JP2015/053792
申请日：2015-02-12
申请人：三菱マテリアル株式会社
发明人：寺▲崎▼　伸幸 , 長友　義幸
IPC分类号： C04B37/02 , H01L23/12 , H01L23/13 , H01L23/36
CPC分类号： C04B37/026 , C04B37/025 , C04B2235/6581 , C04B2235/72 , C04B2237/068 , C04B2237/121 , C04B2237/126 , C04B2237/343 , C04B2237/366 , C04B2237/368 , C04B2237/407 , C04B2237/60 , C04B2237/704 , C04B2237/706 , C04B2237/708 , H01L23/15 , H01L23/3735 , H01L23/473 , H01L2224/32225
摘要：　銅／セラミックス接合体は、銅又は銅合金からなる銅部材（２２）と、窒化物セラミックスからなるセラミックス部材（１１）とが接合された銅／セラミックス接合体であって、　銅部材（２２）とセラミックス部材（１１）との接合界面には、活性元素と酸素を含有する活性元素酸化物層（３０）が形成されており、この活性元素酸化物層（３０）の厚さｔが５ｎｍ以上２２０ｎｍ以下の範囲内とされている。
摘要翻译：通过将包含铜或铜合金的铜构件（22）结合到包括氮化物陶瓷的陶瓷构件（11）而形成的铜/陶瓷键，其中在铜构件（22）和陶瓷构件（11）的接合界面中，活性形成含有活性元素和氧的元素氧化物层（30），活性元素氧化物层（30）的厚度（t）为5〜220nm。

22. 发明申请

WO2015057605A1 CARRIER-BONDING METHODS AND ARTICLES FOR SEMICONDUCTOR AND INTERPOSER PROCESSING 审中-公开
标题翻译：用于半导体和介质处理的载体接合方法和文章
公开(公告)号：WO2015057605A1
公开(公告)日：2015-04-23
申请号：PCT/US2014/060340
申请日：2014-10-14
申请人： CORNING INCORPORATED
发明人： ENICKS, Darwin Gene , KEECH, John Tyler , SHOREY, Aric Bruce , THOMAS, Windsor Pipes, III
IPC分类号： H01L21/683 , H01L21/48
CPC分类号： H01L21/6835 , H01L21/486 , H01L23/15 , H01L23/49827 , H01L24/83 , H01L24/94 , H01L2221/68318 , H01L2221/68327 , H01L2221/68331 , H01L2221/68345 , H01L2221/68381 , H01L2224/83052 , H01L2224/8385 , H01L2924/01029 , H01L2924/05432 , H01L2924/05442 , H01L2924/10253 , H01L2924/10271 , H01L2924/10329 , H01L2924/1033 , H01L2924/12 , H01L2924/12041 , H01L2924/1432 , H01L2924/1461 , H01L2924/15788 , H01L2924/201 , H01L2924/20107 , H01L2924/2011 , H01L2924/2064 , H01L2924/20641 , H01L2924/20642 , H01L2924/00
摘要： A thin sheet (20) disposed on a carrier (10) via a surface modification layer (30) to form an article (2), wherein the article may be subjected to high temperature processing, as in FEOL semiconductor processing, not outgas and have the thin sheet maintained on the carrier without separation therefrom during the processing, yet be separated therefrom upon room temperature peeling force that leaves the thinner one of the thin sheet and carrier intact. Interposers (56) having arrays (50) of vias (60) may be formed on the thin sheet, and devices (66) formed on the interposers. Alternatively, the thin sheet may be a substrate on which semiconductor circuits are formed during FEOL processing.
摘要翻译：一种经由表面改性层（30）设置在载体（10）上以形成制品（2）的薄片（20），其中所述制品可以经受高温处理，如在FEOL半导体加工中，不排气并具有在加工过程中，薄片保持在载体上而不与其分离，然后在室温剥离力下分离，使得薄片和载体中较薄的一个完整。具有通孔（60）阵列（50）的插入件（56）可以形成在薄片上，以及形成在插入件上的器件（66）。或者，薄片可以是在FEOL处理期间形成半导体电路的基板。

23. 发明申请

WO2015019602A1 回路基板および半導体装置审中-公开
标题翻译：电路基板和半导体器件
公开(公告)号：WO2015019602A1
公开(公告)日：2015-02-12
申请号：PCT/JP2014/004081
申请日：2014-08-05
申请人：株式会社東芝 , 東芝マテリアル株式会社
发明人：加藤　寛正 , 星野　政則
IPC分类号： C04B37/02 , B23K1/00 , B23K1/19 , H01L23/12 , H01L23/13 , H01L23/36 , H05K3/38 , B23K101/42
CPC分类号： B23K1/19 , B23K1/0016 , B23K20/026 , B23K20/16 , B23K20/233 , B23K2201/42 , B23K2203/12 , B23K2203/18 , B23K2203/52 , C04B37/02 , H01L23/15 , H01L23/3735 , H01L2924/0002 , H05K1/0306 , H05K3/38 , H05K2203/1105 , H01L2924/00
摘要：　高いＴＣＴ信頼性を有し、かつ回路設計において高い自由度を有する回路基板を提供する。セラミック基板と、セラミック基板の第１の面および第２の面の少なくとも一方の上に設けられ、０．７ｍｍ以上の厚さＴ（ｍｍ）と、８５°以上９５°以下の断面の内角の角度θと、表面に設けられた２５ｍｍ２以上の半導体素子搭載部とを有する銅回路板と、セラミック基板と銅回路板とを接合する接合層と、を具備する。接合層は、銅回路板の外側にはみ出し、かつ銅回路板の側面に沿ってはい上がるように設けられ、０．１ｍｍ以上１．０ｍｍ以下のはみ出し量Ｗ１と、０．０５Ｔ（ｍｍ）以上０．６Ｔ（ｍｍ）以下のはい上がり量Ｗ２とを有するはみ出し部を備える。
摘要翻译：提供了具有高TCT可靠性和电路设计的高自由度的电路基板。本发明提供：陶瓷基板; 设置在所述陶瓷基板的第一面和/或第二面上的铜电路板，其厚度（T）（mm）为至少0.7mm，横截面内角度; 为85°〜95°，在其表面设置有25mm2以上的半导体元件安装部; 以及用于接合陶瓷基板和铜电路板的接合层。接合层设置成突出在铜电路板的外部并爬上铜电路板的侧面，并且设置有突出量（W1）为0.1mm至1.0mm的突出部分和爬升量 W2）为0.05T（mm）至0.6T（mm）。

24. 发明申请

WO2015017153A1 INDUCTIVE DEVICE THAT INCLUDES CONDUCTIVE VIA AND METAL LAYER 审中-公开
标题翻译：包括导电通道和金属层的电感器件
公开(公告)号：WO2015017153A1
公开(公告)日：2015-02-05
申请号：PCT/US2014/047423
申请日：2014-07-21
申请人： QUALCOMM INCORPORATED
发明人： LAN, Je-Hsiung , ZUO, Chengjie , VELEZ, Mario Francisco , KIM, Daeik D. , BERDY, David F. , YUN, Changhan , MIKULKA, Robert P. , KIM, Jonghae , NOWAK, Matthew M.
IPC分类号： H01F41/04 , H01L23/498 , H01L23/64 , H05K1/16
CPC分类号： H01L23/5226 , G06F17/5068 , H01F17/0013 , H01F41/041 , H01F2017/002 , H01L21/76897 , H01L23/147 , H01L23/15 , H01L23/49822 , H01L23/49827 , H01L24/05 , H01L24/13 , H01L28/10 , H01L28/40 , H01L2224/0401 , H01L2224/05567 , H01L2224/13022 , H01L2924/10253 , H01L2924/10272 , H01L2924/10329 , H01L2924/10335 , H01L2924/12042 , H01L2924/14 , H01L2924/19041 , H01L2924/19042 , H01L2924/19104 , H05K1/162 , H05K1/165 , H05K3/4605 , H01L2924/00
摘要： An inductive device that includes a conductive via and a metal layer are disclosed. A particular method of forming an electronic device includes forming a metal layer that contacts a surface of a substrate. The substrate, including the surface, is formed from a substantially uniform dielectric material. The metal layer contacts a conductive via that extends at least partially within the substrate. The metal layer and the conductive via form at least a portion of an inductive device.
摘要翻译：公开了一种包括导电通孔和金属层的电感器件。形成电子器件的具体方法包括形成接触衬底表面的金属层。包括表面的基板由基本均匀的电介质材料形成。金属层接触至少部分地在衬底内延伸的导电通孔。金属层和导电通孔形成电感器件的至少一部分。

25. 发明申请

WO2015016017A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2015016017A1
公开(公告)日：2015-02-05
申请号：PCT/JP2014/068174
申请日：2014-07-08
申请人：富士電機株式会社
发明人：稲葉　哲也
IPC分类号： H01L23/12 , H01L23/28 , H01L23/48 , H01L25/07 , H01L25/18
CPC分类号： H01L23/055 , H01L23/13 , H01L23/15 , H01L23/293 , H01L23/3121 , H01L23/48 , H01L23/492 , H01L23/49822 , H01L23/49838 , H01L23/5389 , H01L25/07 , H01L25/18 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/19107 , H01L2924/00 , H01L2224/76265 , H01L2924/00012 , H01L2224/45015 , H01L2924/207 , H01L2224/45099
摘要：　組立工程が少なく、製造コストが安く、信頼性の高い、小型の半導体装置を提供する。　セラミックケース（１１）のキャビティ（９，１０）に半導体チップ（２）と導電板（１）を格納することで、パワー半導体装置（１００）の占有面積を小さくすることができ、また、セラミックケース（１１）に端子（６，７，８）を埋設させて、端子（６，７，８）を半導体チップ（２）、導電板（１）に接続することで、パワー半導体装置（１００）の厚さを薄くすることができる。
摘要翻译：提供了一种高可靠性的小型半导体器件，其通过少量的组装步骤以低成本生产。可以通过在陶瓷壳体（11）的腔体（9,10）中容纳半导体芯片（2）和导电板（1）来减少由功率半导体器件（100）占据的面积。此外，通过将端子（6,7,8）嵌入陶瓷壳体（11）中并将端子（6,7,8）连接到半导体芯片（2），可以减小功率半导体器件（100）的厚度）和导电板（1）。

26. 发明申请

WO2014106925A1 セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法审中-公开
标题翻译：陶瓷接线基板，半导体器件及制造陶瓷接线基板的方法
公开(公告)号：WO2014106925A1
公开(公告)日：2014-07-10
申请号：PCT/JP2013/083760
申请日：2013-12-17
申请人：株式会社アライドマテリアル
发明人：広瀬　義幸 , 杉谷　幸愛 , 胡間　紀人 , 豊嶋　剛平 , 上西　昇
IPC分类号： H01L23/13 , B22F3/26 , B22F7/06 , C22C5/02 , C22C5/06 , C22C9/00 , C22C27/04 , H05K1/09 , H05K3/40
CPC分类号： H05K1/115 , B22F2998/10 , B23K35/0233 , B23K35/262 , B32B15/00 , C22C5/02 , C22C5/04 , C22C5/06 , C22C9/00 , C22C14/00 , C22C27/04 , H01L23/15 , H01L23/3677 , H01L2924/0002 , H05K1/0204 , H05K1/0306 , H05K1/092 , H05K1/18 , H05K3/4061 , Y10T29/49126 , H01L2924/00 , B22F7/004 , B22F3/26
摘要：　セラミックの前駆体を焼結させて板状に形成された基板に後から形成した上下導通孔内に、高融点金属からなる多孔質構造体を形成したのち低抵抗金属を溶浸させてなり、異常成長粒やボイド、クラック等がなく正常な複合構造を有する上、基板から脱落するおそれのない上下導通体を有するセラミック配線基板とその製造方法、ならびに当該セラミック配線基板を用いて構成される半導体装置を提供する。　基板３の、複合構造を有する上下導通体４を形成する前の上下導通孔２の内面にＭｏ、Ｗ、Ｃｏ、Ｆｅ、Ｚｒ、Ｒｅ、Ｏｓ、Ｔａ、Ｎｂ、Ｉｒ、Ｒｕ、およびＨｆからなる群より選ばれた少なくとも１種からなる中間層５を形成する。
摘要翻译：提供一种陶瓷布线基板，其包括垂直导电体，该垂直导电体通过在基板通过烧结陶瓷前体形成板状形成基板之后形成垂直导电孔而形成，形成由高熔点金属制成的多孔结构指向垂直导孔，并将低电阻金属浸入孔中。垂直导电体具有没有异常晶粒生长，空隙，裂纹等的正常复合结构，并且不具有从基板脱落的可能性。还提供了一种陶瓷布线基板的制造方法以及使用该陶瓷布线基板的半导体装置。在形成具有复合结构的垂直导电体（4）之前的基板（3）的垂直导通孔（2）的内表面上形成有由Mo组成的组中的至少一个的中间层（5），W，Co，Fe，Zr，Re，Os，Ta，Nb，Ir，Ru和Hf。

27. 发明申请

WO2014095270A1 VERFAHREN ZUR HERSTELLUNG EINES MEHRSCHICHTTRÄGERKÖRPERS 审中-公开
标题翻译：方法制备复合载体本体
公开(公告)号：WO2014095270A1
公开(公告)日：2014-06-26
申请号：PCT/EP2013/074771
申请日：2013-11-26
申请人： EPCOS AG
发明人： FEICHTINGER, Thomas , PECINA, Axel , OBERMAIR, Stefan , TSCHNUCHNIG, Werner
IPC分类号： H05K3/46 , H05K1/02 , H01L23/34 , H01L33/64 , H05K1/16
CPC分类号： H05K3/4611 , B32B15/04 , B32B37/06 , B32B37/10 , B32B2305/80 , B32B2457/08 , B32B2457/14 , H01L21/4867 , H01L23/15 , H01L23/3677 , H01L33/642 , H01L2924/0002 , H05K1/0204 , H05K1/16 , H05K3/4629 , Y10T156/10 , Y10T428/24851 , H01L2924/00
摘要： Verfahren zur Herstellung eines Mehrschichtträgerkörpers (15) umfassend: • Fertigen von Folien (10) durch Drucken eines ersten Areals (2, 11, 12) mit einer ersten Paste und Drucken eines zweiten Areals (2, 11, 12) mit einer zweiten Paste, • Stapeln der Folien (10), • Laminieren.
摘要翻译：用于生产多层支撑体，其包括一种方法（15）：•制造膜（10）通过印刷的第一区域（2，11，12）与第一糊剂和具有第二膏印刷第二区域（2，11，12）， •堆叠片材（10），•层压。

28. 发明申请

WO2014070091A2 THROUGH SUBSTRATE VIAS AND DEVICE 审中-公开
标题翻译：通过基板VIAS和设备
公开(公告)号：WO2014070091A2
公开(公告)日：2014-05-08
申请号：PCT/SE2013051273
申请日：2013-10-31
申请人： SILEX MICROSYSTEMS AB
发明人： ERLESAND ULF , KÄLVESTEN EDVARD
IPC分类号： H01L21/768
CPC分类号： H01L23/15 , B81B7/007 , B81C1/00095 , C25D5/02 , H01L21/50 , H01L21/76879 , H01L23/49827 , H01L23/49872 , H01L2924/0002 , H01L2924/00
摘要： The invention relates to a method of making through-substrate-vias in glass substrates. A first substrate (10) is provided on which a plurality of needles (11) protruding vertically from the substrate are made. A second substrate (14) made of glass is then provided. The substrates are located adjacent each other such that the needles on the first substrate face the second substrate. Heat is applied to a temperature where the glass softens, by heating the glass or the needle substrate or both. A force (F) is applied such that the needles on the first substrate penetrate into the glass to provide impressions in the glass. Finally, the first substrate is removed and material filling the impressions in the second substrate made of glass is provided. There is also provided a device, comprising a silicon substrate (100; 200). There is a cavity (102) in which a MEMS component (104) is accommodated, and a cap wafer (300) made of a material having a low dielectric constant, preferably glass. The cap wafer has through substrate vias of metal, and is bonded to the silicon substrate.
摘要翻译：本发明涉及在玻璃衬底中制造穿透衬底通孔的方法。提供第一基板（10），在该第一基板（10）上制造从基板垂直突出的多个针（11）。然后提供由玻璃制成的第二衬底（14）。衬底彼此相邻定位，使得第一衬底上的针面向第二衬底。通过加热玻璃或针状基体或两者，加热到玻璃软化的温度。施加力（F）使得第一基底上的针穿透玻璃以在玻璃中提供印痕。最后，去除第一衬底并提供填充由玻璃制成的第二衬底中的印痕的材料。还提供了一种包括硅衬底（100; 200）的器件。存在其中容纳有MEMS部件（104）的空腔（102）以及由具有低介电常数的材料（优选为玻璃）制成的盖晶片（300）。盖晶片具有穿过金属的衬底通孔，并且被结合到硅衬底。

29. 发明申请

WO2014014012A1 電力用半導体モジュール审中-公开
标题翻译：功率半导体模块
公开(公告)号：WO2014014012A1
公开(公告)日：2014-01-23
申请号：PCT/JP2013/069380
申请日：2013-07-17
申请人：三菱電機株式会社
发明人：玉田　美子 , 岡　誠次
IPC分类号： H01L25/07 , H01L23/36 , H01L25/18 , H05K1/05
CPC分类号： H01L25/072 , H01L23/049 , H01L23/145 , H01L23/15 , H01L23/24 , H01L23/3107 , H01L23/3675 , H01L23/3735 , H01L23/3736 , H01L23/4334 , H01L23/49811 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/18 , H01L2224/04042 , H01L2224/0603 , H01L2224/291 , H01L2224/32225 , H01L2224/45015 , H01L2224/45124 , H01L2224/45147 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/4911 , H01L2224/49111 , H01L2224/49113 , H01L2224/49175 , H01L2224/73265 , H01L2924/10253 , H01L2924/10254 , H01L2924/10272 , H01L2924/1033 , H01L2924/1203 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/15787 , H01L2924/181 , H01L2924/1815 , H01L2924/30107 , H01L2924/3011 , H05K1/05 , H05K1/053 , H05K3/284 , H05K2203/1316 , H01L2924/00012 , H01L2924/014 , H01L2924/00 , H01L2924/00014
摘要：金属放熱体であるベース板（２）と、ベース板（２）上に設けられた第１絶縁層（３）と、第１絶縁層（３）上に設けられた第１配線パターン（４）とを備え、第１配線パターン（４）上の一部である所定領域には、樹脂製の第２絶縁層（５）のみを介して２層目の第２配線パターン（６）が積層されてパターン積層領域（Ｘ１）を形成している。そして、電力用半導体素子（７）は、第１配線パターン（４）上のパターン積層領域（Ｘ１）以外の領域に搭載されている。そしてベース板（２）、第１絶縁層（３）、第１配線パターン（４）、第２絶縁層（５）、第２配線パターン（６）、電力用半導体素子（７）がトランスファーモールド樹脂（１１）により一体的に封止されることで電力用半導体モジュール（１）が構成される。
摘要翻译：该功率半导体模块设置有作为金属散热体的基板（2）设置在基板（2）上的第一绝缘层（3）; 以及设置在第一绝缘层（3）上的第一布线图案（4）。第二层形式的第二布线图形（6）层叠在第一布线图案（4）的预定区域上，仅由介于其间的树脂形成的第二绝缘层（5），所述预定区域为形成第一布线图案（4）的一部分，从而形成图案层叠区域（X1）。功率半导体元件（7）安装在第一布线图案（4）的区域上，所述区域不同于图案层叠区域（X1）。功率半导体模块（1）通过将基板（2），第一绝缘层（3），第一布线图案（4），第二绝缘层（5），第二布线图案（6），和功率半导体元件（7）。

30. 发明申请

WO2013156568A2 SCHALTUNGSANORDNUNG ZUR THERMISCH LEITFÄHIGEN CHIPMONTAGE UND HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：电路是否导热芯片封装方法
公开(公告)号：WO2013156568A2
公开(公告)日：2013-10-24
申请号：PCT/EP2013/058094
申请日：2013-04-18
申请人： ROHDE & SCHWARZ GMBH & CO. KG
发明人： ZIEGLER, Robert
IPC分类号： H01L21/58
CPC分类号： H01L23/15 , H01L23/34 , H01L23/367 , H01L23/3677 , H01L23/3731 , H01L23/49827 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/83 , H01L2224/27442 , H01L2224/27505 , H01L2224/2929 , H01L2224/29339 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/48237 , H01L2224/73265 , H01L2224/83192 , H01L2224/83439 , H01L2224/83444 , H01L2224/83488 , H01L2224/8385 , H01L2224/92247 , H01L2924/00014 , H01L2924/07802 , H01L2924/15787 , H01L2224/45099 , H01L2924/0665 , H01L2924/01046 , H01L2924/01078 , H01L2924/00 , H01L2924/00012
摘要： Eine erfindungsgemäße Schaltungsanordnung weist ein Substrat (10), ein Verbindungselement (18) und einen Chip (16) auf. Das Substrat (10) weist auf seiner Oberfläche eine zumindest teilweise Metallisierung (11) auf. Das Verbindungselement (18) ist auf der Metallisierung (11) aufgebracht. Der Chip (16) ist auf dem Verbindungselement (18) aufgebracht. Das Verbindungselement (18) weist eine elektrisch nichtleitende Glasschicht (14), welche direkt auf der Metallisierung (11) aufgebracht ist, und eine Kleberschicht (15) zwischen dem Chip (16) und der Glasschicht (14) auf.
摘要翻译：根据本发明的电路装置包括：基板（10），连接元件（18）和一个芯片（16）。在基板（10）具有在其表面上至少部分地金属化（11）。所述连接元件（18）施加到金属化（11）。该芯片（16）被施加到所述连接元件（18）。所述连接元件（18）具有直接施加到金属化（11），和所述芯片（16）和玻璃层（14）之间的粘合层（15）的非导电玻璃层（14）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式