专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2006037783A1 PROCÉDÉ DE TRANSFERT D'UNE COUCHE MINCE COMPRENANT UNE PERTURBATION CONTROLÉE D'UNE STRUCTURE CRISTALLINE 审中-公开
标题翻译：传输包含晶体结构受控干扰的薄膜的方法
公开(公告)号：WO2006037783A1
公开(公告)日：2006-04-13
申请号：PCT/EP2005/054994
申请日：2005-10-04
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , CAYREFOURCQ, Ian , MAZURE, Carlos , BOURDELLE, Konstantin
发明人： CAYREFOURCQ, Ian , MAZURE, Carlos , BOURDELLE, Konstantin
IPC分类号： H01L21/762
CPC分类号： H01L21/76254
摘要： L'invention concerne un procédé de transfert de couche mince d'un substrat donneur vers un substrat receveur comprenant la création d'une zone de fragilisation dans ie substrat donneur, caractérisé en ce qu'il comprend les étapes consistant à : - Perturber la structure cristalline d'une région de surface du substrat donneur, afin d!y créer une région superficielle perturbée, et définir une interface de perturbation entre ladite région perturbée et la région sous-jacente du substrat donneur dont la structure cristalline est conservée, - Soumettre ledit substrat donneur à un recuit de recristailisation en vue de provoquer - une recristallisation au moins partielle de ladite région perturbée, à partir de la structure cristalline de ladite région sous-jacente du substrat donneur, - et la création d'une zone de défauts cristallins dans le plan de ladite interface de perturbation, - Introduire une ou plusieurs espèces dans l'épaisseur du substrat donneur pour y créer iadite zone de fragilisation, les paramètres de l'introduction d'espèces étant ajustés pour introduire un maximum d'espèces au niveau de ladite zone de défauts cristallins.
摘要翻译：本发明涉及一种用于将薄膜从施主衬底转移到接收器衬底的方法，包括在施主衬底中产生弱化区，其特征在于其包括以下步骤：干扰施主衬底的表面区域的晶体结构以便在其中产生干扰的表面区域，并且限定所述受扰区域与所述晶体结构被保留的所述施主衬底的下方区域之间的干扰界面; 对所述施主衬底进行再结晶退火以使所述受扰区域至少部分重结晶，从所述施主衬底的下面的区域的晶体结构产生，并在所述扰动界面的平面中产生晶体缺陷区域; 将一个或多个物质引入施主衬底的厚度以在其中在其中产生所述弱化区域，引入物质的参数被调整以在晶体缺陷的所述区域处引入最多的物质。

12. 发明申请

WO2005004232A1 PROCEDE D'OBTENTION CONCOMITANTE D'UNE PAIRE DE SUBSTRATS RECOUVERTS D'UNE COUCHE UTILE 审中-公开
标题翻译：同时获得有用层覆盖的基板对的方法
公开(公告)号：WO2005004232A1
公开(公告)日：2005-01-13
申请号：PCT/FR2004/001368
申请日：2004-06-03
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , COMMISSARIAT A L'ENERGIE ATOMIQUE , GHYSELEN, Bruno , AULNETTE, Cécile , BATAILLOU, Benoït , MAZURE, Carlos , MORICEAU, Hubert
发明人： GHYSELEN, Bruno , AULNETTE, Cécile , BATAILLOU, Benoït , MAZURE, Carlos , MORICEAU, Hubert
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , Y10S438/977
摘要： L'invention concerne un procédé d'obtention concomitante d'au moins une paire de structures (51,52) comprenant chacune une couche utile (110,120) reportée sur un substrat (71,2). Ce procédé est remarquable en ce qu'il comprend les étapes consistant à : a) préparer une structure de rang 1 comprenant une couche utile reportée sur un substrat support (2), b) former une zone de fragilisation à l'intérieur de ladite couche utile, de façon à y définir une couche utile avant (110) et une couche utile arrière (120), c) faire adhérer un substrat raidisseur (71) sur la ladite couche utile avant (110), d) procéder au détachement de l'empilement de couches le long de la zone de fragilisation, pour obtenir deux structures de rang 2, la première (51) comprenant ledit substrat support (2) et ladite couche utile arrière (120) et la seconde (52) comprenant ledit substrat raidisseur (71) et ladite couche utile avant (110). Applications dans les domaines de l'électronique, l'optoélectronique ou l'optique.
摘要翻译：本发明涉及一种用于同时获得至少一对结构（51,52）的方法，每个结构（51,52）具有放置在基底（71,2）上的有用层（110,120）。该方法的特征在于包括以下步骤：a）制备具有放置在支撑衬底（2）上的有用层的行结构（1）; b）在所述有用层内形成脆性区域，由此限定前部有用层（110）和后部有用层（120）; c）将加强基底（71）粘附到所述前部有用层（110）上; d）沿着脆化区域去除层叠层，以便获得两个行结构（2），第一（51）包含支撑基底（2）和后部有用区域（120），第二（52）包含加强基板（71）和前部有用层（110）。本发明用于电子学，光电子学或光学领域。

13. 发明申请

WO2004077552A1 RELAXATION OF A THIN LAYER AFTER ITS TRANSFER 审中-公开
标题翻译：转移后薄层的放松
公开(公告)号：WO2004077552A1
公开(公告)日：2004-09-10
申请号：PCT/IB2004/000927
申请日：2004-03-01
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , GHYSELEN, Bruno , MAZURE, Carlos , ARENE, Emmanuel
发明人： GHYSELEN, Bruno , MAZURE, Carlos , ARENE, Emmanuel
IPC分类号： H01L21/762
CPC分类号： H01L21/324 , H01L21/76254 , H01L21/76259
摘要： The invention relates to a method of forming a relaxed or pseudo-relaxed layer on a substrate, the relaxed layer (2’) being in a material selected from semiconductior materials, characterized in that the method comprises the following steps: (a) growing on a donor substrate (1) an elastically strained layer (2) consisting of at least a material selected among the semiconductor materials; (b) forming on the strained layer (2) or on a receiving substrate (7), a vitreous layer (4) made of a material viscous from a viscosity temperature; (c) bonding the receiving substrate (7), to the strained layer (2) via the vitreous layer (4); (d) removing a portion of the donor substrate (1), so as to form a structure comprising the receiving substrate (2), the vitreous layer (4), the strained layer (2) and the unremoved portion of the donor substrate (1) which thereby forms a surface layer (1B); (e) heat treating the structure at a temperature close to or higher than the viscosity temperature. The invention further relates to structures obtained during the method of forming a relaxed or pseudo-relaxed layer on a substrate.
摘要翻译：本发明涉及一种在衬底上形成松弛或假松弛层的方法，所述松弛层（2'）是选自半导体材料的材料，其特征在于该方法包括以下步骤：（a）供体衬底（1）由至少由半导体材料中选择的材料组成的弹性应变层（2）; （b）在应变层（2）或接收基板（7）上形成玻璃质层（4），其由粘度为粘性的材料制成; （c）经由玻璃质层（4）将接收基板（7）接合到应变层（2）; （d）去除供体衬底（1）的一部分，以便形成包括接收衬底（2），玻璃质层（4），应变层（2）和供体衬底的未移动部分 1），由此形成表面层（1B）; （e）在接近或高于粘度温度的温度下对结构进行热处理。本发明还涉及在衬底上形成松弛或假松弛层的方法期间获得的结构。

14. 发明申请

WO03062507A2 METHOD FOR MANUFACTURING A FREE-STANDING SUBSTRATE MADE OF MONOCRYSTALLINE SEMI-CONDUCTOR MATERIAL 审中-公开
标题翻译：制造单晶半导体材料自由基底的方法
公开(公告)号：WO03062507A2
公开(公告)日：2003-07-31
申请号：PCT/EP0300693
申请日：2003-01-21
申请人： S O I TEC SILICON INSULATOR TE , GHYSELEN BRUNO , LETERTRE FABRICE , MAZURE CARLOS
发明人： GHYSELEN BRUNO , LETERTRE FABRICE , MAZURE CARLOS
IPC分类号： C30B29/38 , C23C16/01 , C23C16/34 , C30B25/02 , C30B29/04 , H01L21/20 , H01L21/762 , C30B29/40 , C23C16/27
CPC分类号： H01L21/76254 , Y10S438/977
摘要： The invention relates to a method for manufacturing a free−standing substrate made of monocrystalline semi−conductor material.This method is characterized by the following steps comprising: − transferring of a thin nucleation layer (5, 5') onto a support (7) by creating between the two a removable bonding interface (9) ;− growing by epitaxy on said thin nucleation layer (5, 5'), a microcrystalline layer (10) of material intended to comprise said substrate, until it attains a sufficient thickness to be free−standing, while preserving the removable character of the bonding interface (9) ; the coefficients of thermal expansion of the material of the thick layer (10) and of the support material (7) being chosen to be different from each other, such that at the time of cooling of the assembly, the stresses induced by differential thermal expansion between the support material (7) and that of the thick layer (10) causing the removal of said nucleation layer (5, 5') and said monocrystalline thick layer (10) from said support (7) at the level of said removable bonding interface (9).
摘要翻译：本发明涉及用于制造由单晶半导体材料制成的独立基板的方法。该方法的特征在于包括以下步骤：将薄的成核层（5,5'）转移到支撑体（7）上，通过在两个之间形成可移除的结合界面（9）; - 通过在所述薄成核层（5,5'）上的外延生长旨在包含所述基底的材料的微晶层（10），直到达到足够的厚度同时保持粘合界面（9）的可拆卸特征; 厚层（10）和支撑材料（7）的材料的热膨胀系数被选择为彼此不同，使得在组件冷却时，由不同热膨胀引起的应力在所述支撑材料（7）和所述厚层（10）的所述支撑材料（7）之间的所述可去除粘合的水平处从所述支撑体（7）移除所述成核层（5,5'）和所述单晶厚层（10）界面（9）。

15. 发明申请

WO2013045970A1 PSEUDO-INVERTER CIRCUIT WITH MULTIPLE INDEPENDENT GATE TRANSISTORS 审中-公开
标题翻译：具有多个独立栅极晶体管的PSEUDO-INVERTER电路
公开(公告)号：WO2013045970A1
公开(公告)日：2013-04-04
申请号：PCT/IB2011/002823
申请日：2011-09-30
申请人： SOITEC , MAZURE, Carlos , FERRANT, Richard , NGUYEN, Bich-Yen
发明人： MAZURE, Carlos , FERRANT, Richard , NGUYEN, Bich-Yen
IPC分类号： G11C8/08 , G11C11/408 , H03K19/20
CPC分类号： H03K19/20 , G11C8/08 , G11C11/4085
摘要： The invention relates to a a circuit including a transistor of a first type of channel in series with a transistor of a second type of channel between first and second terminals for applying a power supply potential, each of the transistors being a multiple gate transistor having at least a first (G 1P , G 1N ) and a second (G 2P , G 2N ) independent control gates, characterized in that at least one of the transistors is configured for operating in a depletion mode under the action of a second gate signal applied to its second control gate (G 2p , G 2N ).
摘要翻译：本发明涉及一种电路，包括与用于施加电源电位的第一和第二端子之间的第二类型沟道的晶体管串联的第一类型沟道的晶体管，每个晶体管是至少具有多栅极晶体管第一（G1P，G1N）和第二（G2P，G2N）独立控制门，其特征在于，至少一个晶体管被配置为在施加到其第二控制栅极的第二栅极信号的作用下以耗尽模式工作（G2p，G2N）。

16. 发明申请

WO2009112894A8 SUBSTRATE HAVING A CHARGED ZONE IN AN INSULATING BURIED LAYER 审中-公开
公开(公告)号：WO2009112894A8
公开(公告)日：2009-09-17
申请号：PCT/IB2008/052203
申请日：2008-03-13
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , ALLIBERT, Frédéric , GAUDIN, Gweltaz , LALLEMENT, Fabrice , LANDRU, Didier , LANDRY, Karine , SHAHEEN, Mohamad , MAZURE, Carlos
发明人： ALLIBERT, Frédéric , GAUDIN, Gweltaz , LALLEMENT, Fabrice , LANDRU, Didier , LANDRY, Karine , SHAHEEN, Mohamad , MAZURE, Carlos
IPC分类号： H01L29/78
摘要： The invention relates to a substrate comprising successively a base wafer (1), an insulating layer (2) and a top semiconductor layer (3), characterised in that the insulating layer (2) comprises at least a zone wherein the density of charges is in absolute value higher than 10 10 charges/cm 2 . The invention also relates to a process for making such a substrate.

17. 发明申请

WO2007133358A3 SEMICONDUCTOR BUFFER STRUCTURES 审中-公开
公开(公告)号：WO2007133358A3
公开(公告)日：2008-01-10
申请号：PCT/US2007008879
申请日：2007-04-09
申请人： SOITEC SILICON ON INSULATOR , CODY NYLES W , ARENA CHANTEL , TOMASINI PIERRE , MAZURE CARLOS
发明人： CODY NYLES W , ARENA CHANTEL , TOMASINI PIERRE , MAZURE CARLOS
IPC分类号： C23C16/22 , C23C16/24 , C23C16/455 , C30B25/02 , C30B25/14 , C30B29/02 , C30B29/06
CPC分类号： C23C16/22 , C23C16/24 , C23C16/45523 , C30B25/165 , C30B29/52
摘要： Pile ups of threading dislocations in thick graded buffer layer are reduced by enhancing dislocation gliding. During formation of a graded SiGe buffer layer, deposition of SiGe from a silicon precursor and a germanium precursor is interrupted one or more times with periods in which the flow of the silicon precursor to the substrate is stopped while the flow of the germanium precursor to the substrate is maintained.
摘要翻译：通过增强位错滑行，减少厚度梯度缓冲层穿透位错的堆积。在形成渐变的SiGe缓冲层期间，SiGe从硅前体和锗前体的沉积被中断一次或多次，其中停止向硅衬底的硅前体的流动，同时锗前体流向保持底物。

18. 发明申请

WO2007133358A2 SEMICONDUCTOR BUFFER STRUCTURES 审中-公开
公开(公告)号：WO2007133358A2
公开(公告)日：2007-11-22
申请号：PCT/US2007/008879
申请日：2007-04-09
申请人： S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES, S.A. , CODY, Nyles, W. , ARENA, Chantel , TOMASINI, Pierre , MAZURE, Carlos
发明人： CODY, Nyles, W. , ARENA, Chantel , TOMASINI, Pierre , MAZURE, Carlos
IPC分类号： C23C16/22 , C23C16/455 , C30B29/02 , C30B25/14
CPC分类号： C23C16/22 , C23C16/24 , C23C16/45523 , C30B25/165 , C30B29/52
摘要： Pile ups of threading dislocations in thick graded buffer layer are reduced by enhancing dislocation gliding. During formation of a graded SiGe buffer layer, deposition of SiGe from a silicon precursor and a germanium precursor is interrupted one or more times with periods in which the flow of the silicon precursor to the substrate is stopped while the flow of the germanium precursor to the substrate is maintained.
摘要翻译：通过增强位错滑行，减少厚度梯度缓冲层穿透位错的堆积。在形成渐变的SiGe缓冲层期间，从硅前体和锗前体的SiGe的沉积被中断一次或多次，其中停止向硅衬底的硅前驱体的流动，同时锗前体流向保持底物。

19. 发明申请

WO2007017763A2 METHOD OF PRODUCTION OF A FILM 审中-公开
标题翻译：生产薄膜的方法
公开(公告)号：WO2007017763A2
公开(公告)日：2007-02-15
申请号：PCT/IB2006/003071
申请日：2006-07-06
申请人： S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES , AULNETTE, Cécile , CAYREFOURCQ, Ian , MAZURE, Carlos
发明人： AULNETTE, Cécile , CAYREFOURCQ, Ian , MAZURE, Carlos
IPC分类号： H01L21/762
CPC分类号： H01L21/76254
摘要： The invention relates to a method of producing a film intended for applications in electronics, optics or optronics starting from an initial wafer, which includes a step of implanting atomic species through one of the faces of the wafer, which method comprises the following stages: (a) formation of a step of determined height around the periphery of the wafer, the mean thickness of the wafer at the step being less than the mean thickness of the rest of the wafer; (b) protection of said step against the implantation of atomic species; and (c) implantation of atomic species through that face of the wafer having said step, so as to form an implanted zone at a determined implant depth, said film being determined, on one side, by the implanted face of the wafer and, on the other side, by the implanted zone. The invention also relates to a wafer obtained by said method.
摘要翻译：本发明涉及一种从初始晶片开始制造旨在用于电子器件，光学器件或光电子器件的膜的方法，其包括通过晶片的一个面注入原子种类的步骤，该方法包括以下阶段：（a）围绕晶片的周边形成确定高度的台阶，该台阶处的晶片的平均厚度小于晶片的其余部分的平均厚度; （b）保护所述步骤免于植入原子种类; （c）通过具有所述台阶的晶片的所述表面注入原子种类，以在确定的注入深度处形成注入区，所述膜在一侧上由晶片的注入面确定，并且在另一侧，植入区。本发明还涉及通过所述方法获得的晶片。

20. 发明申请

WO2006103256A1 PROCEDE DE FABRICATION DE SUBSTRAT, ET SUBSTRAT 审中-公开
标题翻译：基板生产方法和基板
公开(公告)号：WO2006103256A1
公开(公告)日：2006-10-05
申请号：PCT/EP2006/061142
申请日：2006-03-29
申请人： S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES , BOURDELLE, Konstantin , MAZURE, Carlos
发明人： BOURDELLE, Konstantin , MAZURE, Carlos
IPC分类号： H01L21/20
CPC分类号： H01L21/26506 , H01L21/02532 , H01L21/02667 , H01L21/02694
摘要： L'invention concerne un procédé de fabrication d'un substrat comprenant une couche superficielle en un premier matériau et une couche sous- jacente en un deuxième matériau, dont le paramètre de maille est différent du paramètre de maille du premier matériau, caractérisé en ce que : • ledit procédé comprend : è une étape d'amorphisation de la couche superficielle, de manière à créer dans ladite couche superficielle une région amorphe s'étendant entre la surface de la couche superficielle et une interface d'amorphisation, la structure cristalline de la région de la couche superficielle qui se trouve sous ladite interface étant préservée de ladite amorphisation, è une étape de recristallisation de ladite région amorphisée, • l'étape de recristallisation permet de créer au niveau de ladite interface un réseau de défauts, • ledit réseau définissant une frontière pour les dislocations de la structure cristalline de la couche superficielle et permettant de confiner lesdites dislocations dans la région de la couche superficielle qui se trouve sous ladite interface.
摘要翻译：本发明涉及一种生产基材的方法，其包括由第一材料制成的表面层和由具有不同于第一材料的晶格参数的第二材料制成的下层。本发明的特征在于该方法包括以下步骤：包括表面层的非晶化的步骤，例如在所述表面层中形成非晶区域，其在其表面和非晶化界面之间延伸，由此晶体位于所述界面下方的表层的区域的结构被保护以抵抗非晶化; 以及包括非晶化区域的重结晶的步骤。本发明的特征还在于再结晶步骤可用于在界面处产生缺陷网络。本发明的特征还在于，上述网络限定了表面层的晶体结构中的位错的边界，并且可以用于将所述位错限制在位于界面下方的表面层的区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式