专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明申请

WO2012006261A2 POWER SEMICONDUCTOR DEVICES, STRUCTURES, AND RELATED METHODS 审中-公开
标题翻译：功率半导体器件，结构和相关方法
公开(公告)号：WO2012006261A2
公开(公告)日：2012-01-12
申请号：PCT/US2011/042914
申请日：2011-07-05
申请人： DARWISH, Mohamed, N. , ZENG, Jun , BLANCHARD, Richard, A. , MAXPOWER SEMICONDUCTOR INC.
发明人： DARWISH, Mohamed, N. , ZENG, Jun , BLANCHARD, Richard, A.
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7393 , H01L21/26586 , H01L29/0634 , H01L29/0873 , H01L29/0878 , H01L29/1095 , H01L29/167 , H01L29/402 , H01L29/407 , H01L29/408 , H01L29/41766 , H01L29/42368 , H01L29/66727 , H01L29/66734 , H01L29/7397 , H01L29/7802 , H01L29/7813 , H01L29/7816
摘要： Power semiconductor devices, and related methods, where majority carrier flow is divided into paralleled flows through two drift regions of opposite conductivity types.
摘要翻译：功率半导体器件和相关方法，其中多数载流子流被分成平行的流经两个相反导电类型的漂移区域。

92. 发明申请

WO2012000146A1 半导体器件及其制造方法审中-公开
公开(公告)号：WO2012000146A1
公开(公告)日：2012-01-05
申请号：PCT/CN2010/001486
申请日：2010-09-26
申请人：中国科学院微电子研究所 , 朱慧珑 , 骆志炯 , 尹海洲
发明人：朱慧珑 , 骆志炯 , 尹海洲
IPC分类号： H01L27/088
CPC分类号： H01L29/785 , H01L21/26586 , H01L29/66636 , H01L29/66795 , H01L29/66803 , H01L29/7848

93. 发明申请

WO2010086154A8 IN SITU FORMED DRAIN AND SOURCE REGIONS INCLUDING A STRAIN INDUCING ALLOY AND A GRADED DOPANT PROFILE 审中-公开
标题翻译：在现场形成的排水和源区域，其中包括诱导合金和分级配置文件的应变
公开(公告)号：WO2010086154A8
公开(公告)日：2011-08-25
申请号：PCT/EP2010000492
申请日：2010-01-27
申请人： ADVANCED MICRO DEVICES INC , HOENTSCHEL JAN , PAPAGEORGIOU VASSILIOS , GRIEBENOW UWE
发明人： HOENTSCHEL JAN , PAPAGEORGIOU VASSILIOS , GRIEBENOW UWE
IPC分类号： H01L21/336 , H01L21/225 , H01L21/265 , H01L29/165 , H01L29/51 , H01L29/786
CPC分类号： H01L29/7848 , H01L21/2254 , H01L21/26506 , H01L21/26513 , H01L21/26586 , H01L29/165 , H01L29/517 , H01L29/665 , H01L29/6653 , H01L29/66545 , H01L29/66636 , H01L29/78621
摘要： The dopant profile of a transistor may be obtained on the basis of an in situ doped strain inducing semiconductor alloy wherein a graded dopant concentration may be established along the height direction. Consequently, the semiconductor alloy may be positioned in close proximity to the channel region, thereby enhancing the overall strain inducing efficiency, while not unduly compromising the finally obtained dopant profile. Furthermore, additional implant species may be incorporated prior to selectively growing the semiconductor alloy thereby avoiding implantation induced relaxation of the internal strain.
摘要翻译：可以基于原位掺杂的应变诱导半导体合金获得晶体管的掺杂物分布，其中可以沿着高度方向建立梯度掺杂剂浓度。因此，半导体合金可以定位在靠近沟道区的位置，从而提高整个应变诱导效率，同时不会过度损害最终获得的掺杂剂分布。此外，在选择性地生长半导体合金之前可以并入另外的植入物种，从而避免植入诱导的内部应变松弛。

94. 发明申请

WO2011050116A2 SUPER-HIGH DENSITY POWER TRENCH MOSFET 审中-公开
标题翻译：超高密度功率沟槽MOSFET
公开(公告)号：WO2011050116A2
公开(公告)日：2011-04-28
申请号：PCT/US2010/053454
申请日：2010-10-20
申请人： VISHAY-SILICONIX , XU, Robert, Q. , CHEN, Kuo-In , LICHTENBERGER, Karl , SHI, Sharon , CHEN, Qufei , TERRILL, Kyle
发明人： XU, Robert, Q. , CHEN, Kuo-In , LICHTENBERGER, Karl , SHI, Sharon , CHEN, Qufei , TERRILL, Kyle
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7813 , H01L21/26586 , H01L29/0638 , H01L29/407 , H01L29/42368 , H01L29/66734 , H01L29/7811
摘要： A method, in one embodiment, can include forming a plurality of trenches in a body region for a vertical metal-oxide semiconductor field-effect transistor (MOSFET). In addition, the method can include angle implanting source regions into the body region. Furthermore, dielectric material can be grown within the plurality of trenches. Gate polysilicon can be deposited within the plurality of trenches. Moreover, the method can include chemical mechanical polishing the gate polysilicon. The method can also include etching back the gate polysilicon within the plurality of trenches.
摘要翻译：在一个实施例中，一种方法可以包括在用于垂直金属氧化物半导体场效应晶体管（MOSFET）的体区中形成多个沟槽。另外，该方法可以包括将源极区域角度注入体区域。此外，介电材料可以在多个沟槽内生长。栅多晶硅可以沉积在多个沟槽内。此外，该方法可以包括对栅极多晶硅进行化学机械抛光。该方法还可以包括回蚀多个沟槽内的栅极多晶硅。

95. 发明申请

WO2010120704A3 POWER SEMICONDUCTOR DEVICES, METHODS, AND STRUCTURES WITH EMBEDDED DIELECTRIC LAYERS CONTAINING PERMANENT CHARGES 审中-公开
标题翻译：具有包含永久电荷的嵌入式电介质层的功率半导体器件，方法和结构
公开(公告)号：WO2010120704A3
公开(公告)日：2011-03-31
申请号：PCT/US2010030790
申请日：2010-04-12
申请人： MAXPOWER SEMICONDUCTOR INC , DARWISH MOHAMED N , ZENG JUN , BLANCHARD RICHARD A
发明人： DARWISH MOHAMED N , ZENG JUN , BLANCHARD RICHARD A
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/408 , H01L21/26586 , H01L29/0634 , H01L29/0661 , H01L29/0873 , H01L29/0882 , H01L29/1095 , H01L29/402 , H01L29/407 , H01L29/7802 , H01L29/7811 , H01L29/7813 , H01L29/8611
摘要： Power devices using refilled trenches with permanent charge at or near their sidewalls. These trenches extend vertically into a drift region.
摘要翻译：使用重新焊接的沟槽的功率器件在其侧壁处或附近具有永久电荷。这些沟槽垂直延伸到漂移区域。

96. 发明申请

WO2010151224A1 THIN-FILM SOLAR CELL INTERCONNECTION 审中-公开
标题翻译：薄膜太阳能电池互连
公开(公告)号：WO2010151224A1
公开(公告)日：2010-12-29
申请号：PCT/SG2009/000228
申请日：2009-06-22
申请人： AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH , LIOW, Tsung-Yang Jason , LO, Guo Qiang Patrick , YU, Mingbin , FANG, Qing
发明人： LIOW, Tsung-Yang Jason , LO, Guo Qiang Patrick , YU, Mingbin , FANG, Qing
IPC分类号： G02F1/025 , H01L21/266
CPC分类号： G02F1/025 , G02F1/2257 , H01L21/26586
摘要： A thin-film solar cell module, and a method of interconnecting two or more thin-film solar cells on a foreign supporting substrate. The method comprises the step of wire-bonding an air-side electrode of one thin-film solar cell to a substrate-side electrode of an adjacent solar cell, such that said thin-film solar cells are connected in series.
摘要翻译：薄膜太阳能电池模块以及在外部支撑基板上互连两个以上的薄膜太阳能电池的方法。该方法包括将一个薄膜太阳能电池的空气侧电极与相邻的太阳能电池的基板侧电极导线接合的步骤，使得所述薄膜太阳能电池串联连接。

97. 发明申请

WO2010150324A1 半導体装置の製造方法审中-公开
标题翻译：半导体器件制造方法
公开(公告)号：WO2010150324A1
公开(公告)日：2010-12-29
申请号：PCT/JP2009/002970
申请日：2009-06-26
申请人：株式会社東芝 , 池田圭司
发明人：池田圭司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/417 , H01L29/78 , H01L29/786
CPC分类号： H01L21/26506 , H01L21/2658 , H01L21/26586 , H01L29/41791 , H01L29/665 , H01L29/66803 , H01L29/78 , H01L29/785
摘要：　ソース・ドレインエクステンションとなる金属半導体化合物層の成長を制御し、高い電流駆動力および短チャネル効果耐性を有するＭＩＳＥＦＥＴを備える半導体装置の製造方法を提供する。ＭＩＳＦＥＴを備える半導体装置の製造方法であって、半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ゲート電極のそれぞれの側面に対し外側から内側へと向かう方向に、斜めイオン注入により前記半導体基板中に５．０ｅ１４ａｔｏｍｓ／ｃｍ２以上１．５ｅ１５ａｔｏｍｓ／ｃｍ２以下の窒素を注入し、ゲート電極の両側の前記半導体基板上にニッケルを含む金属膜を堆積し、金属膜と半導体基板を反応させ金属半導体化合物層を形成する第１の熱処理を行う、ことを特徴とする半導体装置の製造方法である。
摘要翻译：公开了通过控制形成源极 - 漏极延伸的金属 - 半导体化合物层的沉积，制造具有大电流驱动能力和耐受短沟道效应的能力的设置有MISFET的半导体器件的方法。设置有MISFET的半导体器件的制造方法包括在半导体衬底上形成栅极绝缘层，在栅极绝缘层上形成栅电极，在5.0e14原子/ cm2和1.5e15原子之间注入氮 / cm 2通过从外部朝向栅极电极的每个侧表面的方向上的倾斜离子注入到半导体衬底中，在栅极两侧的半导体衬底上沉积包括镍的金属膜以及通过使金属膜和半导体基板反应来形成金属 - 半导体化合物层的第一热处理的性能。

98. 发明申请

WO2010098153A1 イオン注入分布発生方法及びシミュレータ审中-公开
标题翻译：用于生成离子植入分布的方法和模拟器
公开(公告)号：WO2010098153A1
公开(公告)日：2010-09-02
申请号：PCT/JP2010/050449
申请日：2010-01-08
申请人：富士通株式会社 , 鈴木邦広
发明人：鈴木　邦広
IPC分类号： H01L21/265 , H01L21/00
CPC分类号： H01L21/26586 , H01L21/26513 , H01L29/6659 , H01L29/7833
摘要：コンピュータがイオン注入分布を発生させるイオン注入分布発生方法であって、該コンピュータが、高チルト角によるイオン注入分布を発生させる際に、チャネル領域に与える影響がゲート構造により異なるイオン注入分布領域を計算して、該イオン注入分布領域毎に、ガウス分布を用いて該イオン注入分布の解析モデルを作成する解析モデル作成手順を実行するイオン注入分布発生方法を提供する。
摘要翻译：提供了一种用于产生离子注入分布的方法，通过该方法使用计算机产生离子注入分布。在使用计算机产生具有高倾斜角的离子注入分布时，计算机计算其中对沟道区域的影响与栅极结构不同的离子注入分布区域，并且对于每个离子注入分布区域执行分析模型创建使用高斯分布创建离子注入分布的分析模型的过程。

99. 发明申请

WO2010029681A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2010029681A1
公开(公告)日：2010-03-18
申请号：PCT/JP2009/003473
申请日：2009-07-23
申请人：パナソニック株式会社 , 山下恭司 , 生駒大策 , 亀井政幸
发明人：山下恭司 , 生駒大策 , 亀井政幸
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/6656 , H01L21/26513 , H01L21/26586 , H01L29/1083 , H01L29/6659 , H01L29/66636 , H01L29/7833 , H01L29/7842
摘要：　半導体装置では、第１導電型の半導体領域(1a)上にゲート絶縁膜(5)が形成され、ゲート絶縁膜(5)上にはゲート電極(6)が形成され、ゲート電極(6)の側面上には第１のオフセットスペーサ(7a)と第２のオフセットスペーサ(7b)とサイドウォール(10)とが順に形成されている。また、半導体領域(1a)におけるゲート電極(6)の側方下には第２導電型のエクステンション領域(8)が形成され、半導体領域(1a)におけるゲート電極(6)の側方下であってエクステンション領域(8)の下には第１導電型のポケット領域(9)が形成されている。
摘要翻译：提供一种半导体器件，其中在第一导电型半导体区域（1a）上形成栅极绝缘膜（5），在栅极绝缘膜（5）上形成栅电极（6），并且在依次形成栅电极（6），第一偏移间隔物（7a），第二偏移间隔物（7b）和侧壁（10）。此外，在半导体区域（1a）中的栅电极（6）的一侧的下方形成有第二导电型延伸区域（8），在栅电极侧形成有第一导电型袋区域（9）（6）在半导体区域（1a）中的延伸区域（8）的下方。

100. 发明申请

WO2009141678A3 MOS DEVICE WITH INTEGRATED SCHOTTKY DIODE IN ACTIVE REGION CONTACT TRENCH 审中-公开
标题翻译：具有集成肖特基二极管的MOS器件在活性区域接触电极中
公开(公告)号：WO2009141678A3
公开(公告)日：2010-03-18
申请号：PCT/IB2008003964
申请日：2008-11-12
申请人： ALPHA & OMEGA SEMICONDUCTOR
发明人： BHALLA ANUP , WANG XIAOBIN , PAN JI , WEI SUNG-PO
IPC分类号： H01L21/338
CPC分类号： H01L29/66484 , H01L21/26586 , H01L29/0623 , H01L29/1095 , H01L29/165 , H01L29/41766 , H01L29/4236 , H01L29/456 , H01L29/47 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7811 , H01L29/7813
摘要： A semiconductor device is formed on a semiconductor substrate. The device comprises a drain, an epitaxial layer overlaying the drain, and an active region. The active region comprises a body disposed in the epitaxial layer, having a body top surface and a body bottom surface, a source embedded in the body, extending from the body top surface into the body, a gate trench extending into the epitaxial layer, a gate disposed in the gate trench, an active region contact trench extending through the source and at least part of the body into the drain, wherein the active region contact trench is shallower than the body bottom surface, and an active region contact electrode disposed within the active region contact trench.
摘要翻译：半导体器件形成在半导体衬底上。该器件包括漏极，覆盖漏极的外延层和有源区。有源区域包括设置在外延层中的主体，具有主体顶表面和主体底表面，嵌入在主体中的源，从主体顶表面延伸到主体中，延伸到外延层中的栅沟槽，设置在所述栅极沟槽中的栅极，延伸穿过所述源极和所述主体的至少一部分进入所述漏极的有源区接触沟槽，其中所述有源区接触沟槽比所述主体底表面浅，以及设置在所述栅极沟槽内的有源区接触电极有源区接触沟槽。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式