专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017051264A1 AN APPARATUS AND A METHOD FOR PREDICTING A FUTURE STATE OF AN ELECTRONIC COMPONENT 审中-公开
标题翻译：一种用于预测电子元件的未来状态的装置和方法
公开(公告)号：WO2017051264A1
公开(公告)日：2017-03-30
申请号：PCT/IB2016/053665
申请日：2016-06-21
申请人： INTEL IP CORPORATION
发明人： HEISS, Leonhard , LACHMANN, Andreas , SCHWAB, Reiner
IPC分类号： G01N3/56 , G01N27/00 , G01N27/61
CPC分类号： G01R31/2642 , G01R31/275
摘要： An apparatus for predicting a future state of an electronic component is provided. The apparatus includes a measuring unit configured to measure a waveform of a signal related to the electronic component. Further, the apparatus includes a processing unit configured to calculate a predicted value of a characteristic of the electronic component based on a reliability model of the electronic component using the waveform of the signal.
摘要翻译：提供一种用于预测电子元件的未来状态的装置。该装置包括：测量单元，被配置为测量与电子部件相关的信号的波形。此外，该装置包括：处理单元，被配置为基于使用该信号的波形的电子部件的可靠性模型来计算电子部件的特性的预测值。

2. 发明申请

WO2003025598A2 DIGITAL-BASED MECHANISM FOR DETERMINING VOLTAGE 审中-公开
标题翻译：具有电压传感器的集成电路
公开(公告)号：WO2003025598A2
公开(公告)日：2003-03-27
申请号：PCT/US2002/029570
申请日：2002-09-18
申请人： SUN MICROSYSTEMS, INC.
发明人： AMICK, Brian, W. , GAUTHIER, Claude, R.
IPC分类号： G01R31/27
CPC分类号： G01R31/275 , G01R19/252
摘要： An on-chip voltage sensor that uses a voltage controlled oscillator to determine actual voltage on a section of a computer chip is provided. By knowing an expected voltage controlled oscillator frequency at a specific section of a computer chip, actual voltage may be determined by using an actual voltage controlled oscillator frequency at that specific section. Further, a method for measuring voltage on-chip using a voltage controlled oscillator is provided. Further, an integrated circuit having a voltage sensor that measures a voltage at a section of the integrated circuit is provided.
摘要翻译：提供了使用压控振荡器来确定计算机芯片的一部分上的实际电压的片上电压传感器。通过在计算机芯片的特定部分知道期望的压控振荡器频率，可以通过在该特定部分使用实际的压控振荡器频率来确定实际电压。此外，提供了使用压控振荡器来测量片上电压的方法。此外，提供具有测量集成电路的一部分的电压的电压传感器的集成电路。

3. 发明申请

WO2003017326A2 METHODS OF CONDUCTING WAFER LEVEL BURN-IN OF ELECTRONIC DEVICES 审中-公开
标题翻译：电子器件引起晶片电平烧毁的方法
公开(公告)号：WO2003017326A2
公开(公告)日：2003-02-27
申请号：PCT/US2002/025640
申请日：2002-08-12
申请人： HONEYWELL INTERNATIONAL INC. , HAJI-SHEIKH, Michael, J. , BIARD, James, R. , HAWKINS, Robert, M. , RABINOVICH, Simon , GUENTER, James, K.
发明人： HAJI-SHEIKH, Michael, J. , BIARD, James, R. , HAWKINS, Robert, M. , RABINOVICH, Simon , GUENTER, James, K.
IPC分类号： H01L
CPC分类号： G01R31/275 , G01R31/2831 , G01R31/2863 , G01R31/2872 , G01R31/2874 , G01R31/2884 , H01S5/0021 , H01S5/005 , H01S5/423
摘要： Methods of conducting wafer level burn-in (WLBI) of semiconductor devices are presented wherein systems are provided having at least two electrodes (210, 215). Electrical bias (920) and/or thermal power (925) is applied on each side of a wafer (100) having back and front electrical contacts for semiconductor devices borne by the wafer. A pliable conductive layer (910) is described for supplying pins on the device side of a wafer with electrical contact and/or also for providing protection to the wafer from mechanical pressure being applied to its surfaces. Use of a cooling system (950) is also described for enabling the application of a uniform temperature to a wafer undergoing burn-in. Wafer level burn-in is performed by applying electrical and physical contact (915) using an upper contact plate to individual contacts for the semiconductor devices ; applying electrical and physical contact using a lower contact plate (910) to a substrate surface of said semiconductor wafer ; providing electrical power (920) to said semiconductor devices through said upper and lower second contact plates from a power source coupled to said upper and lower contacts plates ; monitoring and controlling electrical power (935) to said semiconductor devices for a period in accordance with a specified burn-in criteria ; removing electrical power at completion of said period (955) ; and removing electrical and physical contact to said semiconductor wafer (965).
摘要翻译：介绍了进行半导体器件的晶圆级预烧（WLBI）的方法，其中提供了具有至少两个电极（210,215）的系统。在晶片（100）的每一侧上施加电偏压（920）和/或热功率（925），该晶片具有由晶片承载的半导体器件的前后电触点。描述了柔性导电层（910）用于通过电接触在晶片的器件侧上提供引脚，和/或还用于通过施加到其表面的机械压力来为晶片提供保护。还描述了冷却系统（950）的使用，以使得能够对经历烧入的晶片施加均匀的温度。通过使用上接触板对半导体器件的单个触点施加电和物理接触（915）来执行晶片级别老化; 使用下接触板（910）将电接触和物理接触施加到所述半导体晶片的衬底表面; 通过所述上部和下部第二接触板从耦合到所述上部和下部接触板的电源向所述半导体器件提供电力（920）根据指定的老化标准在一段时间内监测和控制电力（935）到所述半导体器件; 在所述时间段结束时去除电力（955）; 并去除与所述半导体晶片（965）的电和物理接触。

4. 发明申请

WO00017664A1 METHOD AND DEVICE FOR TESTING CAPACITORS INTEGRATED ON A SEMICONDUCTOR CHIP 审中-公开
标题翻译：方法和设备，以测试半导体芯片集成电容器
公开(公告)号：WO00017664A1
公开(公告)日：2000-03-30
申请号：PCT/DE1999/003004
申请日：1999-09-20
IPC分类号： G01R31/27 , G01R31/26
CPC分类号： G01R31/275
摘要： The invention relates to a method and device for the improved application of the principle of charge transfer over so-called bucket brigades for testing integrated capacitors (C1,...CN; N>=2). This bucket brigade principle is combined in an advantageous manner with a network of switches (S11...S14; S21, S22...; S31, S32...; SU) and with a comparator (V).
摘要翻译：它是一种方法和用于通过所谓的斗链式的电荷传输的原理更复杂的应用程序的设备用于测试集成电容器（C1，... CN; N> = 2）描述如下。正是在这种情况下，以有利的方式这斗链式原理开关网络（S11 ... S14; S21，S22 ...，S31，S32 ...; SU）和比较器（V）组合。

5. 发明申请

WO2014160798A2 PROCESSOR POWER MEASUREMENT 审中-公开
标题翻译：处理器功率测量
公开(公告)号：WO2014160798A2
公开(公告)日：2014-10-02
申请号：PCT/US2014/031904
申请日：2014-03-26
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： ALIBERTI, James, H.
IPC分类号： G06F1/32
CPC分类号： G06F11/24 , G01R31/275 , G01R31/28 , G01R31/3004 , G06F1/28 , G06F11/26
摘要： A system (2) can include a processing core (6) to execute machine readable instructions. The system (2) can also include a memory (8) accessible by the processor core (6). The memory (8) can include preprogrammed test data (10) that characterizes one of an impedance of a processor (3) and a current output to the processor (4) during execution of a test routine. The processor (4) can include the processing core (6) and the one of the impedance of the processor (4) and the current output to the processor (4) is based on a power measurement taken during execution of a test routine. The power measurement can be taken with a current sensor that is at least one of lossy or at least about 98% accurate.
摘要翻译：系统（2）可以包括执行机器可读指令的处理核心（6）。系统（2）还可以包括可由处理器内核（6）访问的存储器（8）。存储器（8）可以包括在执行测试例程期间表征处理器（3）的阻抗和到处理器（4）的电流输出中的一个的预编程测试数据（10）。处理器（4）可以包括处理核心（6），并且处理器（4）的阻抗和输出到处理器（4）的电流中的一个是基于在执行测试例程期间获取的功率测量。功率测量可以使用电流传感器进行测量，该电流传感器至少有一个损耗或至少约98％的准确度。

6. 发明申请

WO2012072347A1 VERFAHREN UND VORRICHTUNG ZUR VERMESSUNG EINES MIKRO-ELEKTROMECHANISCHEN HALBLEITERBAUTEILS 审中-公开
标题翻译：方法和设备测量微机电半导体部件
公开(公告)号：WO2012072347A1
公开(公告)日：2012-06-07
申请号：PCT/EP2011/068722
申请日：2011-10-26
申请人： ELMOS SEMICONDUCTOR AG , BINKHOFF, Peter
发明人： BINKHOFF, Peter
IPC分类号： H01L21/66 , B81C99/00
CPC分类号： G01L9/0098 , B81C99/003 , B81C99/005 , G01L27/002 , G01R31/275 , G01R31/2887 , G01R31/2891
摘要： Bei dem Verfahren zur Vermessung eines mikro-elektromechanischen Halbleiterbauteils, das ein reversibel verformbares bezüglich mechanischer Spannungen empfindliches Messelement mit elektronischen Schaltungselementen sowie Anschlussfeldern zum Abgreifen von Messsignalen aufweist, wird das Messelement (18) des Halbleiterbauteils (16) zur Ermittlung seiner Weg/Kraft- bzw, Weg/Druck-Kennlinie durch mechanische Einwirkung mittels eines insbesondere schrittweise vorbewegbaren Stößels (32) zunehmend verformt. Nach einer bzw. nach jeder schrittweisen Vorbewegung des Stößels (32) um ein vorgegebenes Wegmaß werden über die Anschlussfelder (24) die aktuellen Messsignale abgegriffen. Das Halbleiterbauteil (16) wird anhand der gewonnenen, die Weg/Kraft- bzw. Weg/Druck-Kennlinie repräsentierenden Messsignale qualifiziert.
摘要翻译：在用于具有可逆相对于机械应力与电子电路元件和连接焊盘敏感测量元件变形以攻丝断半导体组件（16）的测量信号，所述测量元件（18）或用于确定其路径/力的微机电半导体成分的测定方法通过机械作用日益变形路径/压力特性曲线由特定相位vorbewegbaren柱塞（32）。一个后和由负载的预定位移所述柱塞（32）的每个的增量前进之后经由终端区域（24），所述电流测量信号被窃听。的半导体器件（16）是的获取时，位移/力或路径/压力特性曲线表示测量信号的基础上限定的。

7. 发明申请

WO2011101393A1 SYSTEM AND METHOD FOR ELECTRICAL TESTING OF THROUGH SILICON VIAS (TSVs) 审中-公开
标题翻译：通过硅（VIV）进行电气测试的系统和方法
公开(公告)号：WO2011101393A1
公开(公告)日：2011-08-25
申请号：PCT/EP2011/052319
申请日：2011-02-16
申请人： STMICROELECTRONICS S.R.L. , PAGANI, Alberto
发明人： PAGANI, Alberto
IPC分类号： H01L23/544
CPC分类号： G01R31/275 , G01R31/2853 , H01L21/76898 , H01L22/34 , H01L23/481 , H01L2924/0002 , H01L2924/00
摘要： A testing system for carrying out electrical testing of at least a through via (10) extending, at least in part, through a substrate (3) of a body (2) of semiconductor material and having a first end (10b) buried within the substrate (3) and not accessible from the outside of the body (2). The testing system has an electrical test circuit (22) integrated in the body (2) and electrically coupled to the through via (10) and to electrical-connection elements (8) carried by the body (2) for electrical connection towards the outside; the electrical test circuit (22) has a buried microelectronic structure (28) integrated in the substrate (3) so as to be electrically coupled to the first end (10b) of the through via (10), thereby closing an electrical path within the substrate (3) and enabling detection of at least one electrical parameter of the through via (10) through the electrical-connection means (8).
摘要翻译：至少一个至少部分通过半导体材料的主体（2）的基板（3）延伸的通孔（10）进行电气测试的测试系统，并且具有埋在该半导体材料的第一端（10b）内的第一端基板（3）并且不能从主体（2）的外部接近。测试系统具有集成在主体（2）中并电耦合到通孔（10）的电测试电路（22）和由主体（2）承载的电连接元件（8），用于电连接到外部 ; 电测试电路（22）具有集成在基板（3）中的埋入微电子结构（28），以便电连接到通孔（10）的第一端（10b），从而封闭通孔基板（3），并且能够通过电连接装置（8）检测通孔（10）的至少一个电参数。

8. 发明申请

WO2009017223A1 半導体評価回路审中-公开
标题翻译：半导体评估电路
公开(公告)号：WO2009017223A1
公开(公告)日：2009-02-05
申请号：PCT/JP2008/063867
申请日：2008-08-01
申请人：凸版印刷株式会社 , 浅野正通
发明人：浅野正通
IPC分类号： H01L21/66
CPC分类号： G01R31/275 , G11C11/41 , G11C29/50 , G11C2029/5006
摘要：　この半導体評価回路は、１つ若しくは複数の被測定トランジスタのドレイン端子にドレイン電源を供給するためのドレイン電源線と、ソース端子にソース電源を供給するためのソース電源線とを有し、前記ドレイン端子と前記ソース端子との少なくとも一方は、被測定トランジスタの選択時にオンとなるスイッチング素子を介して各々に対応する前記ドレイン電源線または前記ソース電源線と接続された半導体評価回路であって、非選択の被測定トランジスタにおける前記ドレイン端子と前記ソース端子との少なくとも一方に所定の基準電圧を印加する基準電圧印加回路を備える。
摘要翻译：半导体评估电路设置有用于向待测量的一个或多个晶体管的漏极端子提供漏极电源的漏极电源线以及用于向源极端子提供源极电源的源极电源线。至少漏极端子或源极端子通过开关元件连接到相应的漏极电源线或源极电源线，该开关元件在被选择的晶体管被选择时导通。半导体评估电路设置有用于向至少要测量的未选择晶体管的漏极端子或源极端子施加规定参考电压的参考电压施加电路。

9. 发明申请

WO2008086776A1 VERFAHREN ZUR SELBSTÜBERWACHUNG DES DURCHBRUCHS IN HALBLEITERBAUTEILEN SOWIE DAFÜR AUSGEBILDETES HALBLEITERBAUTEIL 审中-公开
标题翻译：自我监控程序违反BY在半导体元件和经过培训的ENSURE半导体部件
公开(公告)号：WO2008086776A1
公开(公告)日：2008-07-24
申请号：PCT/DE2008/000047
申请日：2008-01-11
申请人： UNIVERSITÄT STUTTGART , KASPER, Erich , MORSCHBACH, Michael
发明人： KASPER, Erich , MORSCHBACH, Michael
IPC分类号： H01L27/02
CPC分类号： H01L27/0248 , G01R31/275 , G01R31/2884 , H01L29/7371 , H01L31/173 , H01L2924/0002 , H01L2924/00
摘要： Die vorliegende Erfindung betrifft ein Verfahren zur Überwachung des Durchbruchs eines pn-Übergangs in einem Halbleiterbauteil sowie ein für die Durchführung des Verfahrens ausgebildetes Halbleiterbauteil. Bei dem Verfahren wird mit einem in das Halbleiterbauteil integrierten photosensitiven elektronischen Bauelement (8) optische Strahlung erfasst, die im Falle eines Durchbruches am pn-Übergang emittiert wird. In Abhängigkeit von der erfassten Strahlung wird die Versorgung des pn-Überganges geregelt, um einen vollständigen Durchbruch während des Betriebes des Halbleiterbauteils zu verhindern. Das vorgeschlagene Verfahren sowie das dafür ausgebildete Halbleiterbauteil ermöglichen eine Vergrößerung des Betriebsbereiches des Halbleiterbauteils sowie eine erhöhte Leistungsausbeute ohne die Gefahr einer Zerstörung.
摘要翻译：本发明涉及在半导体器件中用于形成pn结的击穿的监测的方法和受过训练的用于执行该方法的半导体装置。在光辐射的方法具有内置在pn结中的开口的情况下，所发射的半导体器件中光敏电子元件（8）被检测到。在所检测到的辐射的依赖，该pn结的供应被调节，以防止半导体器件的操作期间一个完整的突破。所提出的方法，并适于允许为此在半导体装置的工作范围的增加，并且无损坏的危险增加的功率输出的半导体装置。

10. 发明申请

WO2004095240A2 A METHOD AND APPARATUS FOR DETECTING ON-DIE VOLTAGE VARIATIONS 审中-公开
标题翻译：一种用于检测电压变化的方法和装置
公开(公告)号：WO2004095240A2
公开(公告)日：2004-11-04
申请号：PCT/US2004/003386
申请日：2004-02-06
申请人： INTEL CORPORATION
发明人： KURD, Nasser , BARKATULLAH, Javed
IPC分类号： G06F1/10
CPC分类号： G01R19/16519 , G01K7/32 , G01R19/16552 , G01R19/16566 , G01R31/275 , G06F1/08 , H03L7/06
摘要： On-die voltage and/or frequency detectors. For one aspect, an adaptive frequency clock generation circuit includes a droop detector to detect a supply voltage level and to cause the frequency of an on-die clock signal to be adjusted accordingly.
摘要翻译：片上电压和/或频率检测器。一方面，自适应频率时钟生成电路包括下降检测器，用于检测电源电压电平并且使得相应地调整芯片上时钟信号的频率。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式