会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US06262610B1 Voltage sample and hold circuit for low leakage charge pump 有权
    • Voltage sample and hold circuit for low leakage charge pump
    • 低泄漏电荷泵的电压采样和保持电路
    • US06262610B1
    • 2001-07-17
    • US09383162
    • 1999-08-25
    • Steve Lo , Christian Olgaard , Wai Lau
    • Steve Lo , Christian Olgaard , Wai Lau
    • G11C2702
    • H03L7/0895 , G11C27/026
    • A voltage sample and hold circuit for use as part of a low leakage charge pump circuit in a phase lock loop (PLL). During an inactive state of the charge pumping function, a MOSFET switch that normally connects the charge pump output to the loop filter preceding the voltage controlled oscillator (VCO) of the PLL is opened, e.g., for open loop modulation of the VCO. Meanwhile, the sample and hold circuit which has sampled the voltage at the input side of the MOSFET switch now maintains that voltage, thereby forcing a zero-voltage difference across the MOSFET switch. This zero-voltage difference virtually eliminates subthreshold leakage current through the MOSFET switch, thereby significantly reducing loss of charge in the loop filter due to such leakage current. This ensures a significantly more constant DC bias at the input to the VCO and, therefore, a more stable output center, or carrier, frequency from the PLL during open loop modulation.
    • 一个电压采样和保持电路，用作锁相环（PLL）中低泄漏电荷泵电路的一部分。 在电荷泵浦功能的无效状态期间，通常将电荷泵输出连接到PLL的压控振荡器（VCO）之前的环路滤波器的MOSFET开关被打开，例如用于VCO的开环调制。 同时，对MOSFET开关输入侧的电压进行采样的采样保持电路现在保持该电压，从而迫使MOSFET开关之间产生零电压差。 该零电压差实际上消除了通过MOSFET开关的亚阈值漏电流，从而显着减少了由于这种漏电流导致的环路滤波器中的电荷损失。 这确保了在VCO的输入处的显着更恒定的DC偏置，因此在开环调制期间来自PLL的更稳定的输出中心或载波频率。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US06236278B1 Apparatus and method for a fast locking phase locked loop 有权
    • Apparatus and method for a fast locking phase locked loop
    • 用于快速锁定锁相环的装置和方法
    • US06236278B1
    • 2001-05-22
    • US09505028
    • 2000-02-16
    • Christian Olgaard
    • Christian Olgaard
    • H03L706
    • H03L7/1972 , H03L7/0898 , H03L7/107 , H03L7/18 , H03L7/1978 , Y10S331/02
    • A control circuit for causing a phase lock loop (PLL) frequency synthesizer to achieve a fast phase lock time while also providing improved loop performance during normal phase locked operation. The phase locking time of the PLL is minimized by initially configuring the PLL to operate in a fractional mode with high frequency signals presented to the inputs of the loop phase detector, thereby producing a fast phase lock time. Once the PLL has achieved phase lock, its operation mode is transitioned to either an integer mode or an open loop mode without loss of phase lock, thus causing lower frequency signals or no signals, respectively, to be presented to the inputs of the loop phase detector and thereby significantly reducing spurious signal tones.
    • 一种用于使锁相环（PLL）频率合成器实现快速锁相时间，同时在正常锁相操作期间还提供改进的环路性能的控制电路。 PLL的相位锁定时间通过初始配置PLL以分频模式工作而被最小化，其中高频信号呈现给环路相位检测器的输入，由此产生快速锁相时间。 一旦PLL已经实现锁相，其工作模式转变为整数模式或开环模式，而不会失去锁相，从而分别将低频信号或无信号提供给环路相位的输入 检测器，从而显着减少杂散信号音。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US06268780B1 Frequency synthesizer with digital frequency lock loop 有权
    • Frequency synthesizer with digital frequency lock loop
    • 具有数字频率锁定回路的频率合成器
    • US06268780B1
    • 2001-07-31
    • US09558927
    • 2000-04-26
    • Christian Olgaard , Benny Madsen
    • Christian Olgaard , Benny Madsen
    • H03L708
    • H03C3/0975 , H03C3/0941 , H03C3/0958 , H03L7/14 , H03L7/181 , H03L2207/10
    • A frequency synthesizer with a digital frequency lock loop (FLL) having a fast frequency lock time uses a frequency counter circuit in the feedback loop to count the output signal frequency and produce frequency count data. A modulation control circuit provides modulation data and a corresponding modulation control signal for modulating the FLL signal source. A microprocessor processes the frequency count data along with the modulation data to provide a frequency control signal for controlling the nominal, or center, frequency of the FLL signal source. By processing these data together, thereby accounting for the amount of modulation applied to the FLL signal source, the center frequency can be maintained more consistently notwithstanding the presence of modulation within the feedback loop signal.
    • 具有快速锁定时间的数字频率锁定环（FLL）的频率合成器使用反馈回路中的频率计数器电路对输出信号频率进行计数并产生频率计数数据。 调制控制电路提供用于调制FLL信号源的调制数据和相应的调制控制信号。 微处理器与调制数据一起处理频率计数数据，以提供用于控制FLL信号源的标称或中心频率的频率控制信号。 通过将这些数据一起处理，从而考虑了施加到FLL信号源的调制量，即使反馈环路信号中存在调制，中心频率也可以保持一致。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US5926060A Mirror model for designing a continuous-time filter with reduced filter noise 失效
    • Mirror model for designing a continuous-time filter with reduced filter noise
    • 用于设计具有降低的滤波器噪声的连续时间滤波器的电流镜模型
    • US5926060A
    • 1999-07-20
    • US644467
    • 1996-05-10
    • Christian Olgaard , Ivan Riis Nielsen
    • Christian Olgaard , Ivan Riis Nielsen
    • G05F3/26 , H03F3/30 , H03M11/04 , H03K17/16 , G05F3/16
    • H03M11/04 , H03F3/3001 , G05F3/262 , G05F3/265 , H03F2200/372
    • A current mirror model is provided for designing a continuous-time filter with reduced filter noise. The current mirror model includes an input branch having a voltage V.sub.in across a series circuit including a voltage source and a resistor of resistance value R.sub.m. The voltage source has a voltage value substantially equal to the value 4kTR.sub.m, where k is the Boltzmann constant and T is the temperature. An output branch is coupled to the input branch. The output branch has a first current source and a second current source. The first current source is controlled by the voltage V.sub.in and sources a current substantially equal to a transconductance G.sub.m of the output branch times the voltage V.sub.in. The output branch transconductance G.sub.m has a transconductance value substantially less than a value of an input branch conductance 1/R.sub.m. The second current source, coupled in parallel to the first current source, sources a current substantially equal to the value 4kTG.sub.m.
    • 提供电流镜模型用于设计具有降低的滤波器噪声的连续时间滤波器。 电流镜模型包括具有电压Vin的输入分支，该串联电路包括电压源和电阻值Rm的电阻器。 电压源具有基本上等于值4kTRm的电压值，其中k是玻耳兹曼常数，T是温度。 输出分支耦合到输入分支。 输出分支具有第一电流源和第二电流源。 第一电流源由电压Vin控制，并且将基本上等于输出分支的跨导Gm的电流源电压到电压Vin。 输出分支跨导Gm具有基本上小于输入分支电导1 / Rm的值的跨导值。 与第一电流源并联耦合的第二电流源产生基本上等于值4kTGm的电流。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号