会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 2. 发明授权
      US06037215A Fabricating methods including capacitors on capping layer 失效
    • Fabricating methods including capacitors on capping layer
    • 制作方法包括覆盖层上的电容
    • US06037215A
    • 2000-03-14
    • US152582
    • 1998-09-14
    • Joo-young Lee , Ki-nam Kim
    • Joo-young Lee , Ki-nam Kim
    • H01L21/3205 , H01L21/8242 , H01L27/108
    • H01L27/10894 , H01L27/10814 , H01L27/10852
    • Integrated circuit memory devices are fabricated by forming a first contact hole in a cell array region and a second contact hole in a peripheral circuit region. Conductive material is simultaneously placed in the first and second contact holes such that the conductive material in the first contact hole electrically contacts a memory cell transistor in the cell array region and the conductive material in the second contact hole electrically contacts the peripheral circuit transistor in the peripheral circuit region. A capping layer is included, and the peripheral circuit region wiring layer and the capacitor storage electrode is formed directly on the capping layer. Improved performance and reduced step height may thereby be obtained.
    • 集成电路存储器件通过在单元阵列区域中形成第一接触孔和外围电路区域中的第二接触孔来制造。 导电材料同时放置在第一和第二接触孔中，使得第一接触孔中的导电材料电连接到电池阵列区域中的存储单元晶体管，并且第二接触孔中的导电材料与外部电路晶体管电接触 外围电路区域。 包括覆盖层，并且外围电路区域布线层和电容器存储电极直接形成在封盖层上。 从而可以获得改进的性能和降低的台阶高度。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US07250335B2 Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin 有权
    • Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin
    • 制造集成电路器件的方法包括具有增加的对准余量的自对准触点
    • US07250335B2
    • 2007-07-31
    • US11201803
    • 2005-08-11
    • Won-suk Yang , Ki-nam Kim
    • Won-suk Yang , Ki-nam Kim
    • H01L21/8239
    • H01L21/76897
    • An integrated circuit device, e.g., a memory device, includes a substrate, and a plurality of rows of active regions in the substrate, the active regions arranged in a staggered pattern such that active regions of a first row are aligned with portions of an isolation region separating active regions of an adjacent second row. Source and drain regions are in the active regions and are arranged such that each active region comprises a drain region disposed between two source regions. A plurality of word line structures are on the substrate, arranged transverse to the rows of active regions such that that word line structures cross the active regions between the source regions and the drain regions. Respective rows of conductive pads are disposed between respective adjacent word lines structures, including first conductive pads on the source regions, second conductive pads on the drain regions, and third conductive on isolation regions separating active regions. A plurality of bit line structures are on the substrate, extending transverse to the word line structures and contacting the second conductive pads. Related methods of fabrication are also described.
    • 诸如存储器件的集成电路器件包括衬底以及衬底中的多行有源区域，有源区域以交错图案排列，使得第一行的有源区域与隔离的部分对准 分隔相邻第二行的有效区域的区域。 源极和漏极区域处于有源区域中并且被布置成使得每个有源区域包括设置在两个源极区域之间的漏极区域。 多个字线结构位于衬底上，横向于有源区的行布置，使得字线结构跨越源极区域和漏极区域之间的有源区域。 导电焊盘的各行布置在相应的相邻字线结构之间，包括源极区上的第一导电焊盘，漏极区上的第二导电焊盘以及分离有源区的隔离区上的第三导电。 多个位线结构在基板上，横向于字线结构延伸并与第二导电焊盘接触。 还描述了相关的制造方法。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 6. 发明申请
      US20050272251A1 Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin 有权
    • Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin
    • 制造集成电路器件的方法包括具有增加的对准余量的自对准触点
    • US20050272251A1
    • 2005-12-08
    • US11201803
    • 2005-08-11
    • Won-suk Yang , Ki-nam Kim
    • Won-suk Yang , Ki-nam Kim
    • H01L21/768 , H01L21/60 , H01L21/8234 , H01L21/8242 , H01L27/088 , H01L27/108 , H01L21/336 , H01L21/4763
    • H01L21/76897
    • An integrated circuit device, e.g., a memory device, includes a substrate, and a plurality of rows of active regions in the substrate, the active regions arranged in a staggered pattern such that active regions of a first row are aligned with portions of an isolation region separating active regions of an adjacent second row. Source and drain regions are in the active regions and are arranged such that each active region comprises a drain region disposed between two source regions. A plurality of word line structures are on the substrate, arranged transverse to the rows of active regions such that that word line structures cross the active regions between the source regions and the drain regions. Respective rows of conductive pads are disposed between respective adjacent word lines structures, including first conductive pads on the source regions, second conductive pads on the drain regions, and third conductive on isolation regions separating active regions. A plurality of bit line structures are on the substrate, extending transverse to the word line structures and contacting the second conductive pads. Related methods of fabrication are also described.
    • 诸如存储器件的集成电路器件包括衬底以及衬底中的多行有源区域，有源区域以交错图案排列，使得第一行的有源区域与隔离的部分对准 分隔相邻第二行的有效区域的区域。 源极和漏极区域处于有源区域中并且被布置成使得每个有源区域包括设置在两个源极区域之间的漏极区域。 多个字线结构位于衬底上，横向于有源区的行布置，使得字线结构跨越源极区域和漏极区域之间的有源区域。 导电焊盘的相应行设置在相应的相邻字线结构之间，包括源区上的第一导电焊盘，漏极区上的第二导电焊盘以及分离有源区的隔离区上的第三导电。 多个位线结构在基板上，横向于字线结构延伸并与第二导电焊盘接触。 还描述了相关的制造方法。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号